FIFO是队列机制中最简单的,每个接口上都存在FIFO队列,表面上看FIFO队列并没有提供什么QoS(Quality of Service,服务质量)保证,甚至很多人认为FIFO严格意义上不算做一种队列技术。实则不然,FIFO是其它队列的基础,FIFO也会影响到衡量QoS的关键指标:报文的丢弃、延时、抖动。既然只有一个队列,自然不需要考虑如何对报文进行复杂的流量分类,也不用考虑下一个报文怎么拿、拿多少的问题,而且因为按顺序取报文,FIFO无需对报文重新排序。简化了这些实现其实也就提高了对报文时延的保证。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21651浏览量
601498 -
fifo
+关注
关注
3文章
387浏览量
43518 -
IP核
+关注
关注
4文章
326浏览量
49404
发布评论请先 登录
相关推荐
【锆石A4 FPGA试用体验】锆石科技-A4 FPGA开发板开箱鉴赏-您将得到的是一门技术
全家福开启说明书与光盘包装盒,包含以下附件:锆石科技-A4 FPGA开发板引导手册一本锆
发表于 07-29 16:33
【锆石A4 FPGA试用体验】初识锆石A4 FPGA开发板
` 本帖最后由 jinglixixi 于 2017-8-3 11:14 编辑
期待中的锆石A4 FPGA开发板终于如期而至了,欣喜中快速
发表于 08-03 11:12
【锆石A4 FPGA试用体验】锆石A4智能家庭娱乐系统-结项报告
` 本帖最后由 超级开发板 于 2017-10-8 10:45 编辑
今天,我们来进行基于锆石A4 FPGA
发表于 09-28 08:58
锆石FPGA A4_Nano开发板视:PS/2外设IP核的应用
IP核有三种不同的存在形式:HDL语言形式,网表形式、版图形式。分别对应我们常说的三类IP内核:软核、固核和硬核。这种分类主要依据产品交付的
锆石FPGA A4_Nano开发板视频:LED的IP核应用
利用IP核设计电子系统,引用方便,修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权,尽管IP
锆石FPGA A4_Nano开发板视频:DA外设IP核定制
IP核有三种不同的存在形式:HDL语言形式,网表形式、版图形式。分别对应我们常说的三类IP内核:软核、固核和硬核。这种分类主要依据产品交付的
锆石FPGA A4_Nano开发板视频:内置IP核JTAG-UART的讲解
JTAG UART是要自己添加的一个IP核,通常用来是实现PC和Nios II系统间的串行通信接口,它用于字符的输入输出,在Nios II的开发调试过程中扮演了重要的角色。
锆石FPGA A4_Nano开发板视频:内置IP核之Interval Timer的应用实战讲解
利用IP核设计电子系统,引用方便,修改基本元件的功能容易。具有复杂功能和商业价值的IP核一般具有知识产权,尽管IP
评论