电路所需信号可能在不同的时间到来,其原因可能是输入数据本身产生的时间不同,或是电路进行了不同的操作,器件温度和偏置电压不同,也可能是因为电路中不同部分的制造工艺不同。采用硬件描述语言进行设计时,使用不同语言结构,例如if或者case来表示看似相同的功能,逻辑综合后硬件的时序很可能不同。静态时序分析的主要目的是在上述可能的电路偏移情况存在的情况下,验证所有信号能够准时到达,并保证电路的正常功能。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1620文章
21495浏览量
598463 -
数据
+关注
关注
8文章
6698浏览量
88253 -
时序分析
+关注
关注
2文章
127浏览量
22522
发布评论请先 登录
相关推荐
自学FPGA好书《深入浅出玩转FPGA》
本帖最后由 eehome 于 2013-1-5 10:05 编辑
《深入浅出玩转FPGA》有书,有视频,有开发板,非常适合自学。而且作者根据自己的实践经验写出来的书,很实在。初学
发表于 02-03 11:11
深入浅出玩转fpga PDF教程和光盘资源
深入浅出玩转FPGA,作者吴厚航,由北京航空航天大学出版社出版。本书收集整理了作者在FPGA学习和实践中的经验点滴。书中既有日常的学习笔记,对一些常用设计技巧和方法进行
发表于 02-27 10:45
给需要的同学-特权同学的《深入浅出玩转FPGA视频学习课程》
分享一个特权同学的《深入浅出玩转FPGA视频学习课程》的视频下载地址,附有课件,下载速度还不错,http://xidong.net/File
发表于 12-02 21:44
[CPLD-FPGA]《深入浅出玩转FPGA视频学习课程》35讲全[wmv]
[CPLD-FPGA]《深入浅出玩转FPGA视频学习课程》35讲全[wmv] 附件比较大所以整理了视频
发表于 09-04 14:51
•519次下载
评论