正点原子开拓者FPGA Qsys视频：SDRAM控制器 IP核
同步动态随机存取内存（synchronous dynamic random-access memory，简称SDRAM）是有一个同步接口的动态随机存取内存（DRAM）。通常DRAM是有一个异步接口的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1620文章
21510浏览量
598898 -
控制器
+关注
关注
112文章
15884浏览量
175355 -
SDRAM
+关注
关注
7文章
420浏览量
55047
发布评论请先 登录
相关推荐
正点开拓者FPGA开发板使用问题
求问各位大佬，刚刚入门正点开拓者FPGA开发板，用板载pcf8591采集信号发生器单一频率正弦波，再用ip核做fft，结果和matlab上f
发表于 01-04 09:34
正点原子开拓者FPGA Qsys视频：uC/GUI图片/数字显示实验
该课程是正点原子团队编写，详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。
正点原子开拓者FPGA Qsys视频：定时器 IP核
人类最早使用的定时工具是沙漏或水漏，但在钟表诞生发展成熟之后，人们开始尝试使用这种全新的计时工具来改进定时器，达到准确控制时间的目的。定时器确实是一项了不起的发明，使相当多需要人控制时
正点原子开拓者FPGA视频：SDRAM简介
的，这样它可以随时响应控制输入的变化。而SDRAM有一个同步接口，在响应控制输入前会等待一个时钟信号，这样就能和计算机的系统总线同步。时钟被用来驱动一个有限状态机，对进入的指令进行管线(Pipeline
正点原子开拓者FPGA Qsys视频：uCOS II任务管理与时间管理（2）
该课程是正点原子团队编写，详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。
正点原子开拓者FPGA Qsys视频：EPCS IP核（2）
IP（知识产权）核将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计成可修改参数的模块。随着CP
正点原子开拓者FPGA Qsys视频：自定义IP核之数码管(2)
该课程是正点原子团队编写，详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。
正点原子开拓者FPGA Qsys视频：PIO按键控制LED
该课程是正点原子团队编写，详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。
正点原子开拓者FPGA Qsys视频：PIO IRQ
该课程是正点原子团队编写，详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。
正点原子开拓者FPGA Qsys视频：EPCS IP核
EPCS(Erasable programmable configurable serial)是串行存储器，NiosII 不能直接从EPCS中执行程序，它实际上是执行EPCS控制器的片内ROM中的代码（即Bootloader），把EPCS中的程序搬到RAM中执行。
正点原子开拓者FPGA Qsys视频:Hello World
该课程是正点原子团队编写，详细讲解了quartus中的qsys。也可以从我头像点进去看FPGA verilog相关的视频。
工商网监
评论