FPGA异步练习之测试文件（2）
FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21619浏览量
601149 -
测试
+关注
关注
8文章
5091浏览量
126319 -
存储器
+关注
关注
38文章
7425浏览量
163505
发布评论请先 登录
相关推荐
Xilinx FPGA入门连载58：FPGA 片内异步FIFO实例之chipscope在线调试
`Xilinx FPGA入门连载58：FPGA 片内异步FIFO实例之chipscope在线调试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/
发表于 03-16 12:13
FPGA之异步练习2：设计思路
异步双方不需要共同的时钟，也就是接收方不知道发送方什么时候发送，所以在发送的信息中就要有提示接收方开始接收的信息，如开始位，同时在结束时有停止位。
FPGA之异步练习2：接口时序参数
异步时序电路是指电路中除以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件;电路中没有统一的时钟;电路状态的改变由外部输入的变化直接引起。
FPGA之异步练习1：设计思路
基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。
FPGA之异步练习：设计思路
在异步设计中，完全避免亚稳态是不可能的。因此，设计的基本思路应该是：首先尽可能减少出现亚稳态的可能性，其次是尽可能减少出现亚稳态并给系统带来危害的可能性。
工商网监
评论