环路增益以及它对模拟控制系统的影响

摘要

本文汇集了开环增益，闭环增益，增益和相位裕度，最小增益稳定性的思想，并展示了这些参数在反馈系统中如何相互关联。它根据理论控制系统以及包括线性稳压器在内的实际电子电路来检查环路增益。

介绍

鲍勃·多布金（Bob Dobkin）在2014年的《解决旧问题的新型线性稳压器》一文中描述了突破性的LT3081低压降线性稳压器，表明其恒定环路增益比其他LDO解决方案改善了瞬态响应和绝对输出电压精度。该陈述虽然令人印象深刻且真实，但却为工程师对环路增益的理解做出了重要假设，并且恒定环路增益与LT3081的优势之间有着明确的联系。不幸的是，环路增益不像闭环和开环增益那样普遍被认可。

如果不了解环路增益及其对电子电路的影响，就无法真正理解LT3081的优势。本文面向电源工程师，研究了环路增益对增益和相位裕度的影响，并将其与理论控制系统和实际模拟反馈电路相关联。

基础

经典的模拟构建块是运算放大器，其行为可以应用于大多数反馈控制系统。实际上，可以通过将许多器件建模为运算放大器来简化其性能。我们可以将运算放大器理论应用于低压差线性稳压器（LDO）和开关稳压器，以预测器件的稳定性。图1显示了简化的运算放大器电路。

 

 

图1.简化的运算放大器电路

输入电压被施加到误差放大器，该误差放大器从VIN减去输出电压的一部分（β）以产生误差信号。因此错误是

该误差信号经过放大器（A0）的开环增益以产生输出电压：

重新安排它以查找放大器的闭环增益：

在大多数运算放大器电路中，放大器的开环增益非常高，即比分母中的“ 1”大得多，从而使闭环增益近似为：

图2显示了传统的运算放大器电路，其中可预测的操作取决于该增益近似值。

 

 

图2.传统运算放大器电路

对于输出端的任何给定电压，如果开环增益是无限的，则两个输入引脚之间的电压差（VDIFF）为零，并且运放进行调节以使其两个输入引脚保持相同的电压。此处，输出通过电阻分压器R1-R2反馈到输入，因此反馈分数（β）为0.1（1k / 10k）。根据上面的公式，如果开环增益很高，则电路的闭环增益近似于反馈分数的倒数，因此电路的闭环增益为10。

这种简化的运算放大器理论可用于对各种电路进行建模，适用于低频输入，但这种简单的模型在高频输入时会失去有效性。

AC的环路增益和运算放大器

LT1012运算放大器具有经典的开环增益与频率响应的关系，如图3所示。

 

 

图3. LT1012运算放大器开环和闭环增益与频率的关系

在图3中，您可以看到开环增益在输入频率高达0.3Hz时很大，然后以每十倍20dB的速率衰减。尽管增益在很宽的输入频率范围内仍保持很高的水平，但有一点开环增益不能认为是相对无限的。也就是说，当开环增益接近闭环增益时，上述理想的运算放大器模型以及我们对其性能所做的相应假设就开始失去可信度。

考虑图2中有限的开环增益对电路的闭环增益的影响。反馈分数（β）为1/10，因此在理想的运放模型中，闭环增益是该值的倒数，或10.如果我们的运算放大器的开环增益为100，则计算出的闭环增益为

计算的闭环增益

增益仍约为10，但误差为9％。

现在考虑使用相同的放大器，但具有单位增益反馈。反馈分数（β）为1，因此理想的运算放大器闭环增益应为该值的倒数，或者为1。如果我们的运算放大器的开环增益为100，则闭环增益为

尽管这两个电路的开环增益相同，但仅通过减小闭环增益就可以将增益误差减小到1％。

上面的等式显示了该错误是如何大βA的函数0是相对于在分母中“1”的术语。请注意，开环增益本身并不总是确定误差，但重要的是开环增益（A0）与反馈分数（β）的乘积。对于大型βA0中，“1”一词失去意义;对于βA0接近统一，“1”变成显著，增加了错误。

什么是βA0

那么，什么是βA0？在图3中，在对数刻度上，闭环曲线（大约1 /β）和开环曲线（A0）之间的差为

这样的开环增益曲线和闭环增益曲线之间的间隙为βA0（约105分贝在DC）。参见图1中，我们可以看到，0•β是增益通过放大器和反馈回路去，所以βA0是我们的环路增益，并在系统中可用的额外增益的表示。尽管通常认为放大器的开环增益应该较高才能使运算放大器增益准确，但是我们可以看到不一定是开环增益，而是必须较高。换句话说，开环增益必须比闭环增益高，才能获得准确的电路增益。

那么，有限的开环增益对运算放大器电路有什么影响？基本运算放大器理论指出，两个输入电压都调节到相同的电压，这是在非常高的开环增益下的适当假设，但是当开环增益随信号频率的增加而降低时会发生什么呢？

考虑图2的电路，随着放大器的开环增益随输入频率的增加而减小，我们看到两个输入引脚之间的交流电压增加，等于输出电压除以开环增益。这不是输入失调电压，而是一个小的交流电压（VDIFF），等于输出电压除以放大器的开环增益。如果开环增益为一百万，并且输出为1V，则两个输入引脚之间的VDIFF为1µV。随着输入频率的升高和开环增益的降低，VDIFF增大。极端的情况是，开环增益已降至10，我们的VDIFF变为100mV。

这就是许多人误解了运算放大器在较高AC频率下的操作的原因，因为这两个输入引脚不再调节为相同的电压。两个输入引脚之间的电压由DC输入失调电压（为简单起见，在此忽略）和VDIFF组成。VDIFF通常可以忽略不计，但在高频时则不能忽略。

我们知道开环增益由

我们知道β表示为

其中V–是反相输入端的电压，因此环路增益为

环路增益将V–（应等于输入信号）与VDIFF进行比较。

相移的影响

还存在与VDIFF相关的相移。图3的开环增益曲线与低通滤波器的响应相同。在0.3Hz处有一个中断频率，此后增益以每十倍频20dB衰减，另一个在1MHz，然后以十倍频40db衰减。图4显示了具有相同中断频率的低通滤波器。

 

 

图4.具有与图2中的开环增益曲线相匹配的频率响应的低通滤波器

单阶低通滤波器（由R1和C1组成）的传递函数由下式给出：

根据经验，对于单阶低通滤波器，在中断频率的十分之一处，相移大约为零。在每个中断频率处，相移都为–45°（相位滞后），而在中断频率的十倍时，相移约为–90°，并保持在此范围之外。如果第二个中断频率为1MHz，那么在100kHz时，滤波器的总相移约为–90°，在1MHz时，总相移为–135°，而在10MHz时，总相移约为–180°。

由于放大器的开环增益以相同的方式工作，尽管图2的输入和输出电压是同相的，但VDIFF和VOUT之间存在一个相移，这与放大器的开环增益的相移有关。放大器。同样，由于VDIFF通常很小，我们可以忽略它，但是随着输入频率的增加，与输入电压异相的VDIFF增加会导致稳定性问题。图3的开环增益曲线没有稳定性问题，但是可以想象，如果第二个中断频率的频率远低于1MHz，那么我们的电路现在的VDIFF将会增加。可能与输入电压异相180°，这肯定会影响稳定性。

LTspice是分析各种频率下相移影响的有用工具。图5a显示了输出电压在1kHz时滞后VDIFF90°。

 

 

图5a。VOUT在1kHz时相位滞后VDIFF90°

如果输入频率从1kHz增加到10kHz，则VDIFF增大10倍，但相位滞后仍保持90°，这表明我们离开环增益的第二个断开频率还差得很远。如图5b所示。当输入频率接近1MHz时，相位滞后开始增加到90°以上，并且VDIFF相应增加。

 

 

图5b。VOUT在10kHz时相位滞后VDIFF90°

因此可以看出，VDIFF可能会达到一个与输入电压相当的值，并且与输入电压异相180°—为了使电路振荡，环路周围的增益必须为单位且相移环路周围必须为180°。如果VDIFF经受放大器（A的开环增益0），则该反馈网络的衰减，（β）中，我们可以看到，它是环路增益（βA0）和它的相位决定的稳定性系统的。

考虑图2中的电路，运算放大器放大其输入（V之间的电压DIFF）并且这被进行增益βA的0在V产生电压-。如果环路增益为1，这意味着在V的电压-是相同的为VDIFF，从而V的振幅DIFF并没有改变，因为它已经通过循环通过。如果已经经历了180°的相移并且VDIFF的幅度没有改变，则电路将振荡。纯粹主义者可能会辩称相移必须为360°，而额外的180°由反相输入引脚提供。

附带说明一下，如果图2中的电路具有高增益，则意味着反馈电阻器会大量衰减输出电压。大多数相移发生在放大器中（因为反馈电阻没有电抗成分，因此不存在相移），因此增益越低，反相输入端出现的输出电压就越“相移”，从而增加了可能性。不稳定。这就是为什么某些放大器具有最小增益稳定性的原因。如果将增益降低到某个点以下，则更多的相移输出电压会出现在反相端，因此电路更容易振荡。

对于各种环路增益和相移，值得考虑图2中电路的操作。

在低频下，当放大器具有足够的环路增益时，与反相输入端的电压（V–）相比，VDIFF很小，并且相移为–90°。在这种情况下，反相输入端的电压会淹没VDIFF，因此可以忽略VDIFF。但是，如果VDIFF相对于V–的相移为–180°，并且在环路中存在增益，我们可以看到，VDIFF处的任何电压在绕环路传播并反转，然后被放大和反向，因此电路振荡。该电路只需要具有统一的环路增益即可维持振荡。VDIFF有多接近当电路具有统一的环路增益时，它会变为–180°，这是电路相位裕度的量度，它告诉我们电路相位接近不稳定点的程度。相移为–120°的电路具有60°的相位裕度。

同样，如果VDIFF相对于V–具有–180°的相移，但是在通过环路时会发生衰减，则回到V–的电压会较小，因此，由于缺少V，FF会停止任何潜在的振荡环路增益。VDIFF穿过环路时会经历多少衰减（当相移为–180°时）是电路增益裕度的量度，它告诉我们当相移为0时，电路的环路增益比单位增益低多少。 –180°。当VDIFF为–180°时，环路中的衰减为10dB的电路的增益裕度为10dB。

以上所有内容都可以与控制理论和图1的框图相关联。我们知道，反馈系统的闭环增益由下式给出：

其中βA0是系统的环路增益。如果βA0具有-180°和单位增益的相移，分母在一个特定的频率变为零，并且电路在该频率振荡。如果βA0是大的，但不具有-180°的相移，分母不为零，电路不振荡，我们有足够的相位裕度。同样地，如果βA0小于单位但具有-180°的相移，该电路不振荡，我们有足够的增益裕量。

因此，现在我们可以看到，我们具有相关的开环增益，闭环增益，环路增益，增益裕度和相位裕度，并在控制理论领域和电路理论领域对此进行了解释。

那么这与电源电路有什么关系呢？大多数电源系统都可以建模为运算放大器电路。图6显示了LT1086线性稳压器。我们可以看到该电路有两个反馈电阻，它们为ADJ引脚（内部运算放大器的反相输入）提供一部分输出电压。同相端连接到内部参考电压。

 

 

图6.传统线性稳压器（LT1086）

如上所述，放大器增益的精度取决于放大器的环路增益：放大器中的环路增益越高，则意味着增益精度越高。

增加LT1086的输出电压等同于增加运算放大器的闭环增益。图7显示了将闭环增益从20dB增加到80dB的效果。如果环路增益由开环增益曲线和闭环增益曲线之间的差异表示，则增加LT1086的输出电压会降低环路增益，从而降低输出电压的绝对精度。增加输出电压的另一个缺点是降低了电路的频率响应（在这种情况下，从100kHz降至100Hz），因此负载瞬态响应会受到影响。

 

 

图7.电压增益与频率的关系

线性稳压器LT308x系列将传统的LDO架构更改为图8所示的架构。

 

 

图8. LT3080线性稳压器使用非常规架构来提高精度和瞬态响应

LT3080使用一个内部电流源在一个外部电阻RSET两端产生一个电压。然后将此电压施加到单位增益缓冲器以产生输出电压。这具有许多含义。

内部运算放大器以恒定的单位闭环增益工作，输出电压由运算放大器“输入”处的RSET电阻值设定。

将图7中所示的LT3080与图6中所示的传统运算放大器电路进行比较。图6中LT1086的输出电压是通过改变LT1086的反馈电阻器（从而改变了闭环增益）来改变的。将其与以恒定闭环增益工作的LT3080相比，在LT3080上，通过RSET两端的电压来设置放大器的“输入”电压。如果闭环增益保持不变，则环路增益保持不变，因此即使在高输出电压下，该电路也具有良好的绝对精度。顺便提及，这就是为什么DC / DC转换器中的环路补偿组件始终具有串联电容的原因。误差放大器的输出为电流源，直流电的串联电容为高阻抗，因此在补偿环路的直流电时产生高环路增益。

保持环路增益不变的另一个结果是，频率响应保持不变，并且在高输出电压下不会牺牲，因此该器件能够快速响应负载瞬变。

考虑到不断降低的电源电压，另一个好处是，LT308x部件可以产生低至0V的输出电压。传统的LDO不能将其输出电压设置为低于内部基准电压，而通过将LT308x上的RSET短路，可以将输出电压设置为低至0V。

结论

LT308x系列LDO由于具有恒定的高环路增益，因此具有比传统LDO更高的高输出电压精度和瞬态响应。它们还可以以传统LDO无法使用的方式使用，例如将输出设置为0V，或使其并联以实现更高的电流工作。