课程3：FPGA开发流程概述
FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1629文章
21734浏览量
603098 -
驱动
+关注
关注
12文章
1839浏览量
85273 -
触发器
+关注
关注
14文章
2000浏览量
61139
发布评论请先 登录
相关推荐
FPGA入门：基本开发流程概述
FPGA入门：基本开发流程概述 本文节选自特权同学的图书《FPGA/CPLD边练边学——快速入门Verilog/VHDL》书中代码请访问网盘
发表于 02-09 20:14
FPGA入门：基本开发流程概述
在第一章中，已经给出了FPGA/CPLD的基本开发流程图。这里不妨回顾一下，如图5.15所示。这个流程图是一个相对比较高等级的FPGA/CP
发表于 03-03 14:31
FPGA的设计流程是怎么样的？FPGA设计流程指南详细资料免费下载
本文档的主要内容详细介绍的是FPGA的设计流程是怎么样的？FPGA设计流程指南详细资料免费下载内容包括了：1.基于HDL 的FPGA 设计
发表于 10-17 17:50
•31次下载
FPGA 深度开发课程
主题 1：VIVADO 开发流程和资源评估 学习目标： 1、掌握 VIVADO 开发流程 2、掌握 VIVADO 的在线调试流程
发表于 06-21 06:50
•383次阅读
工商网监
评论