Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1625文章
21620浏览量
601185 -
Verilog
+关注
关注
28文章
1343浏览量
109918 -
时序
+关注
关注
5文章
384浏览量
37247
发布评论请先 登录
相关推荐
FPGA-Verilog HDL语法参考
FPGA-Verilog HDL语法参考语法规范下列规范应用于语法描述,规则采用巴科斯—诺尔范式(B N F)书写:1) 语法规则按自左向右
发表于 08-11 10:33
卡内基梅陇大学verilog课程讲义
卡内基梅陇大学verilog课程讲义
This is not one cohesive presentation on Verilog.
发表于 04-15 14:10
•0次下载
Verilog_HDL的基本语法详解(夏宇闻版)
Verilog_HDL的基本语法详解(夏宇闻版):Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的
发表于 10-08 14:48
•0次下载
评论