0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

logicore产品指南

电子硬件DIY视频 来源:电子硬件DIY视频 2019-11-08 07:03 次阅读

熟练掌握MTLAB雷达信号处理仿真算法设计和最新软件VIVADO的使用(结合ISE软件进行过渡),以及如何使用altium designer或者CADENCE

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1626

    文章

    21671

    浏览量

    601921
  • 雷达
    +关注

    关注

    50

    文章

    2903

    浏览量

    117336
收藏 人收藏

    评论

    相关推荐

    如何获得我们从logicore获得的任何设计的位文件

    嗨, 我需要帮助,因为我在Logicore中使用.coe文件制作了FIR过滤器,但我的麻烦是如何获取我们在逻辑上获得的任何东西的.bit文件...因为logicore没有给出任何选项来获取位文件
    发表于 01-28 08:22

    Logicore IP CAN过滤问题

    ,而是接受不应该通过的其他CAN消息。我已多次阅读LogiCORE IP CAN v5.0产品指南,并检查了AFR,AFMR和AFID寄存器的设置。我正在使用CAN B(扩展ID) -J1939 CAN
    发表于 04-02 10:37

    安捷伦分销产品指南

    安捷伦分销产品指南2008春夏季号
    发表于 11-05 16:14

    怎么在virtex5 FX200T中使用LogiCORE IP SerialRapidIO v5.6 ipcore?

    你好我在virtex5 FX200T中使用LogiCORE IP SerialRapidIO v5.6 ipcore。1)我的查询是提供的用户指南,ug503不包含任何模拟结果,任何人都可以帮我验证我的设计。2)如果可能,请参阅包含ipcore详细说明的文件。谢谢&amp
    发表于 03-17 09:46

    如何添加LogiCore IP的新来源?

    的是100MHz源。然而,谷歌搜索和阅读文档,我发现什么都没有。我找到关于使用DCM而不是PLL的帖子。我读到有关LogiCore DCM到PLL的信息,还是PLL到DCM?我读到了关于单独实例化它们的内容。我
    发表于 06-18 15:31

    UG157 LogiCORE IP Initiator/Ta

    UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入门指南
    发表于 07-28 15:45 50次下载

    UG341-LogiCORE Endpoint Block

    UG341 - LogiCORE™ Endpoint Block Plus v1.6 for PCI Express® 用户指南
    发表于 07-28 15:47 38次下载

    快速傅立叶变换开发指南

    快速傅立叶变换开发指南:The Xilinx® LogiCORE™ IP Fast Fourier Transform (FFT) is a computationally
    发表于 12-31 15:19 35次下载

    UG157 - LogiCORE IP Initiator,Target v3.1 for PCI 入门指南

    LogiCORE IP Initiator/Target v3.1 for PCI 入门指南》提供经过全面验证的 32 位和 64位预实现 PCI 总线接口。本指南讲述支持的基于 Virtex 和 Spartan 架构的 32
    发表于 01-17 16:15 0次下载
    UG157 - <b class='flag-5'>LogiCORE</b> IP Initiator,Target v3.1 for PCI 入门<b class='flag-5'>指南</b>

    LogiCORE IP块存储器生成器的产品指南免费下载

     xilinx logicore™ip块内存生成器(bmg)核心是一个高级内存构造函数,它使用xilinx fpgas中的嵌入式块ram资源生成面积和性能优化的内存。用户可以快速创建优化的内存,以利
    发表于 10-30 08:00 5次下载
    <b class='flag-5'>LogiCORE</b> IP块存储器生成器的<b class='flag-5'>产品</b><b class='flag-5'>指南</b>免费下载

    Xilinx LogiCORE IP块内存生成器的产品指南

    Xilinx LogiCORE IP块内存生成器(BMG)内核是一种高级内存构造函数,它使用XilinxFPGAs中的嵌入式块RAM资源生成区域和性能优化的内存。
    发表于 12-09 15:31 22次下载
    Xilinx <b class='flag-5'>LogiCORE</b> IP块内存生成器的<b class='flag-5'>产品</b><b class='flag-5'>指南</b>

    Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP产品指南

    电子发烧友网站提供《Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)LogiCORE IP产品指南.pdf》资料免费下载
    发表于 09-13 17:35 0次下载
    Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)<b class='flag-5'>LogiCORE</b> IP<b class='flag-5'>产品</b><b class='flag-5'>指南</b>

    Versal ACAP收发器向导 LogiCORE IP产品指南

    电子发烧友网站提供《Versal ACAP收发器向导 LogiCORE IP产品指南.pdf》资料免费下载
    发表于 09-14 10:28 0次下载
    Versal ACAP收发器向导 <b class='flag-5'>LogiCORE</b> IP<b class='flag-5'>产品</b><b class='flag-5'>指南</b>

    UltraScale FPGA收发器向导v1.7 LogiCORE IP产品指南

    电子发烧友网站提供《UltraScale FPGA收发器向导v1.7 LogiCORE IP产品指南.pdf》资料免费下载
    发表于 09-15 10:04 0次下载
    UltraScale FPGA收发器向导v1.7 <b class='flag-5'>LogiCORE</b> IP<b class='flag-5'>产品</b><b class='flag-5'>指南</b>

    LogiCORE IP AXI4-Stream FIFO内核解决方案

    LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口,类似于LogiCORE IP AXI以太网内核,而无需使用完整的DMA解决方案。
    的头像 发表于 09-25 10:55 1397次阅读
    <b class='flag-5'>LogiCORE</b> IP AXI4-Stream FIFO内核解决方案