串并转换的需求分析与顶层框架设计-电子发烧友网

串并转换的需求分析与顶层框架设计

串并转换是完成串行传输和并行传输这两种传输方式之间转换的技术。移位寄存器可以实现并行和串行输入和输出。这些通常配置为“串行输入，并行输出”（SIPO）或“并行，串行输出”（PISO）。

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

寄存器

寄存器

+关注

关注
31

文章
5308

浏览量
119977
串行

串行

+关注

关注
0

文章
237

浏览量
33788
并行

并行

+关注

关注
0

文章
80

浏览量
18829

LVDS串并转换与并串转换设计

串并转换与并串转换是高速数据流处理的重要技巧之一。其实现方法多种多样，根据数据的顺序和数量的不同要求，可以选用移位寄存器、双口RAM(Dual RAM)、SRAM、SDRAM或者FIF

发表于 11-05 11:11 •2112次阅读

LVDS<b class='flag-5'>串</b><b class='flag-5'>并转换</b>与并<b class='flag-5'>串</b><b class='flag-5'>转换</b>设计

FPGA设计思想与技巧之串并转换和流水线操作

本帖最后由 jiuri1989 于 2012-2-10 11:42 编辑本系列讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA

发表于 02-10 11:40

串并转换74hc164

串并转换74hc164{:9:}

发表于 10-12 14:20

求串并转换74hc164应用实例

求串并转换74hc164应用实例

发表于 10-14 14:02

1to8串并转换

设计要求：（内部提供50M时钟）1.依据需求分析给出的要求，设计完成串口端（SCLK、DIO、CS）数据串并转换，并依据接收到的数据切换DIO信方向号。（当DIO接收到读指令时，DI

发表于 03-09 17:50

请问用labview怎样实现信源的串并转换？

有个题目是信源——串并转换——过采样——脉冲成型——da转换——低通滤波——傅立叶——相加

发表于 06-18 20:46

FPGA串并转换实现问题

各位大神是否能用400个以上I/O口的FPGA芯片，实现串并转换，一个串行RS232输入，将输入的50个字节的数据转换控制 50个8位并行输出。具体大概应该怎么做

发表于 07-08 17:19

FPGA串/并转换的思想相关资料推荐

（18）FPGA串/并转换的思想1.1 目录1）目录2）FPGA简介3）Verilog HDL简介4）FPGA串/并转换的思想5）结语1.2 FPGA简介FPGA（Field

发表于 02-23 07:38

串并转换VHDL代码

通过多通道串-并转换器将多个同步串行数据流转换为并行数据 xilinx提供 Synthesis 1. Launch synplify 2.

发表于 05-20 11:30 •515次下载

84调制解调程序(包括串并转换，判决等等)

84调制解调程序(包括串并转换，判决等等): fs=700000000;%样频率 f0=70000000;%载频fd=5000000;n=400;a=[1 0 1 1 0 0 1 1 0 1 0 0 0 1 1 1 0 1 0 0];%//////////

发表于 11-28 11:48 •29次下载

串并转换通过多通道串-并转换器将多个同步串行数据流转换为并

串并转换 通过多通道串-并转换器将多个同步串行数据流转换为并行数据(源代码) ** Filenames and Descri

发表于 06-14 09:24 •50次下载

基于GIS的城乡公交系统框架设计与实现

本文在分析建立城乡公交信息系统意义的基础上，通过详细调研城乡公交工作需求，规划和设计了基于GIS 的城乡公交信息系统的框架设计，功能结构，并根据系统功能需要，在简

发表于 12-19 14:12 •8次下载

基于CPLD的串并转换和高速USB通信设计

本内容介绍了基于CPLD的串并转换和高速USB通信设计

发表于 09-27 16:23 •37次下载

基于CPLD的<b class='flag-5'>串</b><b class='flag-5'>并转换</b>和高速USB通信设计

并串转换和串并转换

并串转换和串并转换，有兴趣的同学可以下载学习

发表于 04-27 16:18 •63次下载

（18）FPGA串/并转换的思想