不同上拉电阻器应用案例及摘要

上拉和下拉电阻用于正确偏置数字门的输入，以防止它们在没有输入条件时随机浮动

可以使用数字逻辑门用于连接外部电路或设备，但必须注意确保其输入或输出正常工作并提供预期的切换条件。

现代数字逻辑门，IC和微控制器包含许多输入，称为“引脚”以及一个或多个输出，这些输入和输出需要正确设置，高或低，以使数字电路正常工作。

我们知道逻辑门是最基本的任何数字逻辑电路的构建块，通过使用三个基本门，AND门，OR门和NOT门的组合，我们可以构建相当复杂的组合电路。但是数字化，这些电路只能有两种逻辑状态中的一种，称为逻辑“0”状态或逻辑“1”状态。

这些逻辑状态由两个不同的电压电平表示，任何电压低于一级被视为逻辑“0”，并且任何高于另一级的电压被视为逻辑“1”。因此，例如，如果两个电压电平为0V和+ 5V，则0V表示逻辑“0”，+ 5V表示逻辑“1”。

如果输入到数字逻辑门或者电路不在可以被感知为逻辑“0”或逻辑“1”输入的范围内，那么当门或电路不能识别正确的输入值时，数字电路可能会误触发，如HIGH可能不够高或LOW可能不够低。

例如，考虑左侧的数字电路。两个开关“a”和“b”代表通用逻辑门的输入。当开关“a”闭合（ON）时，输入“A”接地，（0v）或逻辑电平“0”（低），同样，当开关“b”闭合（ON）时，输入“B”也接地，逻辑电平“0”（低电平），这是我们需要的正确条件。

然而，当开关“a”打开（OFF）时，它的值是多少？施加到输入“A”，HIGH或LOW的电压？我们假设它将是+ 5V（高），因为开关“a”是开路的，因此输入“A”没有短路接地，但情况可能并非如此。由于输入现在与定义的高电平或低电平条件实际上没有连接，它有可能在0V和+ 5V（Vcc）之间“浮动”，允许输入在任何电压电平下自偏置，无论是高电平还是高电平。一个很低的条件。

这种不确定的情况可能会导致“A”处的数字输入在开关打开时保持在逻辑电平“0”（低电平），此时我们实际需要逻辑“1”，（HIGH）导致逻辑门错误地将输出切换为“Q”。此外，一旦存在，这种浮动和弱输入信号很容易在其最小干扰或来自其相邻输入的噪声时改变值，或者甚至可能导致其进入振荡，使得门实际上不可用。关于输入“B”的切换，情况也是如此。

然后，为了防止数字电路意外切换，任何称为“浮动输入”的未连接输入应与逻辑“1”相关联。或逻辑“0”适合电路。我们可以通过使用通常称为上拉电阻和下拉电阻来为输入引脚提供定义的默认状态，即使开关打开也可以轻松完成此操作，关闭或没有任何东西连接到它。

在构建数字电子电路时，通常你会在一个IC封装中留下一些备用门或锁存器，或者电路设计不会所有多输入门输入都在使用。这些未使用的逻辑输入可以连接在一起或连接到固定电压，使用高阻值电阻到Vcc电压（称为上拉电阻）或通过低电阻电阻到0V（GND），称为下拉电阻。这些未使用的输入不应该只是浮动。

上拉电阻

确保数字逻辑门和电路的输入不能自偏置的最常用方法浮动是指将未使用的引脚直接连接到地（0V）以获得恒定的低“0”输入（或非门或非门）或直接连接到Vcc（+ 5V）以获得恒定的高“1”输入（AND和NAND）门）。好的，让我们再看一下上面的两个切换输入。

这次，要停止两个输入A和B，来自“浮动“关于相应的开关”，“a”和“b”是否打开（OFF），两个输入连接到+ 5V电源。

您可能认为这样可以正常工作时切换“ a“打开（OFF），输入连接到Vcc（+ 5V），当开关闭合（ON）时，输入像以前一样接地，然后输入”A“或”B“始终有默认值无论开关的位置如何都要说明。

然而，这是一个糟糕的情况，因为当任何一个开关闭合（ON）时，+ 5V电源和地之间会出现直接短路，导致过大的电流流过熔断器或损坏电路这不是好消息。解决此问题的一种方法是使用连接在输入引脚和+ 5V电源轨之间的上拉电阻，如图所示。

上拉电阻应用

通过使用这两个上拉电阻，每个输入一个，当开关“A”或“B”打开（OFF）时，输入通过上拉电阻有效连接到+ 5V电源轨。结果是，由于输入逻辑门的输入电流非常小，因此在上拉电阻上几乎没有电压降低，因此几乎所有+ 5V电源电压都会施加到输入引脚，从而产生高电平，逻辑“ 1“条件。

当开关”A“或”B“闭合时，（OFF）输入短路接地（LOW），在输入端产生逻辑”0“状态。但是，这次我们不会使供电轨短路，因为上拉电阻只通过一个小电流（由欧姆定律决定）通过闭合的开关接地。

使用在这种情况下，输入始终具有默认逻辑状态，“1”或“0”，高或低，具体取决于开关的位置，从而实现正确的输出功能。在“Q”处设置门，从而防止输入浮动或自偏置，从而为我们提供所需的切换条件。

虽然Vcc与输入（或输出）之间的连接是首选方法，使用上拉电阻时，问题就出现了我们如何计算电阻值以确保输入的正确操作。

计算上拉电阻值

所有数字逻辑门，电路和微控制器不仅受其工作电压的限制，而且受每个数据逻辑门的电流下沉和采购能力的限制。输入引脚。数字逻辑电路使用两个二进制状态工作，这两个状态通常由两个不同的电压表示：逻辑“1”的高电压V H 和逻辑“0的低电压V L ”。但是在这两种电压状态的每一种中，都有一系列电压来定义这两种二元状态的上下电压。

因此，例如，对于TTL 74LSxxx系列数字逻辑门，显示了表示逻辑电平“1”和逻辑电平“0”的电压范围。

其中：V IH（min ） = 2.0V是保证被识别为逻辑“1”（高）输入的最小输入电压，V IL（max） = 0.8V是保证的最大输入电压被识别为逻辑“0”（低）输入。

换句话说，0到0.8V之间的TTL 74LSxxx输入信号被认为是“低”，而被认为是2.0到5.0V之间的输入信号“高”。任何介于0.8和2.0伏之间的电压都不会被识别为逻辑“1”或逻辑“0”。

当逻辑门连接在一起时，电流在一个逻辑门的输出和输入之间流动。另一个。基本TTL逻辑门输入所需的电流量取决于输入是逻辑“0”（低电平）还是逻辑“1”（高电平），因为这会为逻辑“0”创建电流源操作，逻辑门“1”的电流吸收动作。

当逻辑门的输入为高电平时，电流流入TTL输入，因为输入基本上作为直接连接到地的路径。此输入电流I IH（max）在流入“栅极”时为正值，对于大多数TTL 74LSxxx输入，其值为20μA。

同样，当逻辑门的输入为低电平，电流流出TTL输入，因为输入基本上作为直接连接到Vcc的路径。此输入电流I IL（max）的值为负值，因为它流出“门外”，对于大多数TTL 74LSxxx输入，其值为-400μA（ - 0.4mA）。

请注意，高电压和低电压和电流的值在TTL逻辑系列之间有所不同，对于CMOS逻辑系列来说也要低得多。此外，微控制器，PIC，Arduino，Raspberry Pie等的输入电压和电流要求也会有所不同，请先查阅数据表。

通过了解上述信息，我们可以计算出单个TTL 74LS系列逻辑门所需的最大上拉电阻值：

单栅上拉电阻值

然后使用欧姆定律，单个TTL 74LS系列逻辑门降低3伏所需的最大上拉电阻为150kΩ 。虽然这个计算值可以工作，但是当电阻上的电压降达到最大值而输入电流达到最小值时，它不会留下任何错误。

理想情况下，我们希望逻辑“1”为尽可能靠近Vcc，以保证100％门通过上拉电阻看到HIGH（逻辑1）输入。如果电阻器的容差或电源电压不是按计算的话，降低该上拉电阻的电阻值会使我们的误差容限更大。但是，我们不希望电阻值太低，因为这会增加流入栅极的电流，从而增加功耗。

因此，如果我们假设电压降仅为1伏，（1.0V）电阻在4伏时提供两倍的输入电压，快速计算将为我们提供50kΩ的单个上拉电阻值。进一步降低电阻值将产生更小的电压降但增加电流。然后我们可以看到，虽然可能存在最大允许电阻值，但上拉电阻的电阻值通常不是那么关键，电阻值介于10k到100k欧姆之间。

这个简单的例子上面给出了偏置单个TTL门所需的上拉电阻的最大值。但我们也可以使用相同的电阻将多个输入偏置为逻辑“1”值。例如，假设我们已经构建了一个数字电路，并且有十个未使用的逻辑门输入。作为单个标准TTL 74LS门，输入电流I IH（max）为20μA（也称为1的扇入），那么10个TTL逻辑门将需要总电流： 10x20μA=200μA表示10的扇入。

因此，提供10个未使用输入所需的上拉电阻的最大电阻值计算如下：

多个门上拉电阻值

此处扇入为10，但如果为“n”TTL输入连接在一起，然后通过电阻的电流将是“n”次I IH（max）。再次像以前一样，这个15kΩ的电阻可能是精确的计算值，但没有留下任何误差的空间，因此将电压降降低到1伏（或任何你想要的值），电阻值只有5kΩ。

上拉电阻示例No1

两个TTL 74LS00 NAND门和一个单刀双掷开关将用于制作一个简单的Set-Rest双稳态触发器。计算：1）。如果表示逻辑高电平输入的电压在开关打开时保持在4.5伏特，则最大上拉电阻值，以及2）。当开关闭合时，电流流过电阻器（假设零接触电阻）。同时绘制电路。

给出的数据：Vcc = 5V，V IH = 4.5V，I IH（max） =20μA

1）。上拉电阻值，R MAX

2）。电阻器电流，I R

设置重置双稳电路

下拉电阻

下拉电阻与前一个上拉电阻的工作方式相同，不同之处在于逻辑门输入接地，逻辑电平为“0”（低电平） ）或者通过机械开关的操作它可以变高。这种下拉电阻配置对于锁存器，计数器和触发器等数字电路特别有用，当开关瞬间闭合以引起状态改变时，需要正向单触发器。

虽然它们可能似乎以与上拉电阻相同的方式工作，无源下拉电阻的电阻值对于TTL逻辑门比对类似的CMOS门更为关键。这是因为TTL输入在其低电平状态下输出的电流要大得多。

从上面我们看到TTL 74LSxxx系列的最大电压电平表示逻辑“0”（低电平）逻辑门在0和0.8伏之间，（V IL（MAX） = 0.8V）。同样，当为低电平时，栅极将电流提供给400μA的值（I IL =400μA）。因此，单个TTL逻辑门的最大下拉电阻值计算如下：

单门下拉电阻值

然后，最大下拉电阻值计算为2kΩ。同样，与上拉电阻计算一样，这个2kΩ电阻值不会产生误差，因为电压降最大。因此，如果电阻太大，则下拉电阻两端的电压降可能导致栅极输入电压超出正常的低电压范围，因此为了确保正确的开关，最好使输入电压为0.5伏或更低。

因此，如果我们假设电阻两端的电压降仅为0.4伏，那么快速计算将给出一个1kΩ的下拉电阻值。进一步降低电阻值将产生更小的电压降，使输入更接地（低）。该数据表值为400μA或0.4mA（I IL ）是最小的低电流值，但可能更高。

此外，将输入连接在一起将导致更大的电流通过电阻器。例如，10的扇入将导致10x400μA= 4.0mA，需要100Ω的下拉电阻。

但你可能会想，为什么直接使用下拉电阻接地（0V）会产生所需的低电压？在没有下拉电阻的情况下直接接地绝对可以在大多数情况下工作，但由于栅极输入永久接地，因此使用电阻可以限制流出输入的电流，从而减少功率损耗，同时保持逻辑“0”条件。

集电极开路输出

到目前为止，我们已经看到我们可以使用上拉电阻或下拉电阻来控制电压电平一个逻辑门。但我们也可以在栅极输出端使用上拉电阻，以实现不同的栅极技术连接，例如TTL到CMOS或需要更高电流和电压的传输线驱动应用。

In为了克服这个问题，制造了一些逻辑门，其中栅极集电极的内部输出电路保持开路状态，这意味着逻辑门实际上并不驱动输出高电平，只有低电平作为外部上拉电阻的工作才能做到这一点。其中一个例子是TTL 74LS01，四路2输入与非门，具有开路集电极输出，而不是标准TTL 74LS00，四路2输入与非门。

开路集电极，（OC）或者用于CMOS的漏极开路，输出通常用于缓冲器/逆变器/驱动器IC（TTL 74LS06,74LS07），允许比普通逻辑门更大的输出电流和/或电压能力。例如，驱动大型负载，例如LED指示灯，小型继电器或直流电机。无论哪种方式，上拉电阻的原理和使用与输入几乎相同。

逻辑门，微 - 由于没有电源电压的内部路径（Vcc），控制器和具有集电极开路输出的其他此类数字电路无法将其输出拉高。这种情况意味着它们的输出在低电平时接地，或者在高电平时浮动，因此外部上拉电阻（Rp）需要从下拉晶体管的集电极开路端子连接到Vcc电源。

连接上拉电阻时，输出仍然以与普通逻辑门相同的方式工作，因为当输出晶体管为OFF（断开）时，输出为高电平，当晶体管为ON（闭合）时，输出为LOW。因此，晶体管导通，将输出拉至低电平。

上拉电阻的大小取决于连接的负载和晶体管截止时电阻两端的压降。当输出为低电平时，晶体管必须能够通过上拉电阻吸收负载电流。同样，当输出为高电平时，通过上拉电阻的电流必须足够高，无论连接到它的是什么。

正如我们之前看到的输入，数字逻辑门的输出操作使用由两个不同电压表示的两个二进制状态：逻辑“1”的高电压V H 和逻辑“0”的低电压V L 。在这两种电压状态的每一种中，都有一系列电压来定义它们的上限和下限电压。

V OH（min）是保证被识别的最小输出电压作为逻辑“1”（高）输出，对于TTL，这是在2.7伏特给出的。 V OL（max）是保证被识别为逻辑“0”（LOW）输出的最大输出电压，对于TTL，这是0.5伏特。换句话说，0到0.5V之间的TTL 74LSxxx输出电压被认为是“低”，2.7到5.0V之间的输出电压被认为是“高”。

因此当使用开集电极逻辑门时，所需上拉电阻的值由下式确定：

开路集电极上拉电阻值

7401开集极NAND的值如下：Vcc = 5V，V OL = 0.5V，I OL（max） =8毫安。注意，计算合适的上拉电阻Rp很重要，因为通过电阻的电流不得超过I OL（max）。

我们之前说的是开集电极逻辑门非常适合驱动需要更高电压和电流的负载，例如LED指示灯。 TTL 74LS06六路反向缓冲器/驱动器的I OL（最大值）额定值为40 mA（而不是74LS01的8 mA）和V OH（max）额定值30伏而不是通常的5伏（但IC本身必须使用5V电源）。然后74LS06将允许我们驱动高达40mA的电流负载。

上拉电阻示例No2

需要74LS06六角形逆变器驱动器来控制单个红色LED指示灯从12伏电源。如果LED在1.7V电压下需要15mA，HEX逆变器的V OL 在完全接通时为0.1V，则计算驱动LED所需的限流电阻值。

我们可以使用开集电极驱动器，以类似的方式驱动小型机电继电器，灯或直流电机，因为这些设备通常需要5V或12V或更高电压，电流大约为10到20 mA才能正常工作。

TTL门的两个或多个集电极开路输出可以直接连接在一起并通过一个外部拉 - 电阻器。结果是输出被有效地“和”在一起，因为组合的行为就像门连接到AND门一样。这种类型的配置称为有线AND逻辑。

上拉电阻摘要

我们在本教程中已经看到了关于无源上拉和下拉电阻的问题电路，数字逻辑门的输入可以自偏置或浮动到他们选择的任何逻辑电平，许多开关误差可以追溯到未连接和浮动输入引脚。

上拉电阻连接未使用的输入引脚（AND和NAND门）到直流电源电压（Vcc）以保持给定输入为高电平。下拉电阻将未使用的输入引脚（OR和NOR门）连接到地（0V），以使给定输入保持低电平。上拉电阻的电阻值通常不是那么关键，但必须保持输入引脚电压高于V IH 。使用10kΩ上拉电阻很常见，但值范围为1k至100k欧姆。

由于低输入电压电平，V IL（max）和更高的I IL 电流，下拉电阻更为关键。使用100Ω下拉电阻是最常见的，但它们的电阻值范围为50至1k欧姆。

带开路集电极的数字逻辑门（在TTL逻辑的情况下）输出或漏极开路（在CMOS逻辑的情况下）输出需要连接到其输出引脚和直流电源之间的外部上拉电阻，以使逻辑门执行预期的逻辑功能。

使用开路集电极/漏极开路栅极的优势在于它们能够切换更高的电压和电流或提供有线AND运算的能力。一些集电极开路，例如74LS06，能够驱动更大的负载，因为它们的输出可通过外部上拉电阻连接到高达30伏的电源。