0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

技术 | 如何解决PCB设计中的阻抗匹配问题

LUZq_Line_pcbla 来源:YXQ 2019-06-21 17:03 次阅读

在高速PCB设计时为了防止反射就要考虑阻抗匹配,但由于PCB的加工工艺限制了阻抗的连续性而仿真又仿不到,在原理图的设计时怎样来考虑这个问题?另外关于IBIS模型,不知在那里能提供比较准确的IBIS模型库。我们从网上下载的库大多数都不太准确,很影响仿真的参考性。

在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系, 例如是走在表面层(microstrip)或内层(stripline/double stripline),与参考层(电源层或地层)的距离,走线宽度,PCB材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻抗值。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些terminators(端接),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。 IBIS模型的准确性直接影响到仿真的结果。基本上IBIS可看成是实际芯片I/O buffer等效电路的电气特性资料,一般可由SPICE模型转换而得 (亦可采用测量, 但限制较多),而SPICE的资料与芯片制造有绝对的关系,所以同样一个器件不同芯片厂商提供,其SPICE的资料是不同的,进而转换后的IBIS模型内之资料也会随之而异。也就是说,如果用了A厂商的器件,只有他们有能力提供他们器件准确模型资料,因为没有其它人会比他们更清楚他们的器件是由何种工艺做出来的。如果厂商所提供的IBIS不准确, 只能不断要求该厂商改进才是根本解决之道。

在高速PCB设计时我们使用的软件都只不过是对设置好的EMC、EMI规则进行检查,而设计者应该从那些方面去考虑EMC、EMI的规则?怎样设置规则?

一般EMI/EMC设计时需要同时考虑辐射(radiated)与传导(conducted)两个方面。 前者归属于频率较高的部分(》30MHz)后者则是较低频的部分(《30MHz)。 所以不能只注意高频而忽略低频的部分。 一个好的EMI/EMC设计必须一开始布局时就要考虑到器件的位置 PCB迭层的安排 重要联机的走法 器件的选择等 如果这些没有事前有较佳的安排 事后解决则会事倍功半 增加成本。 例如时钟产生器的位置尽量不要靠近对外的连接器 高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射 器件所推的信号之斜率(slew rate)尽量小以减低高频成分 选择去耦合(decoupling/bypass)电容时注意其频率响应是否符合需求以降低电源层噪声。 另外 注意高频信号电流之回流路径使其回路面积尽量小(也就是回路阻抗loop impedance尽量小)以减少辐射。 还可以用分割地层的方式以控制高频噪声的范围。 最后 适当的选择PCB与外壳的接地点。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4329

    文章

    23193

    浏览量

    400706
  • 阻抗
    +关注

    关注

    17

    文章

    961

    浏览量

    46341

原文标题:如何解决PCB设计中的阻抗匹配问题

文章出处:【微信号:Line_pcblayout,微信公众号:Line_pcblayout】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    利用两个元件实现 L 型网络阻抗匹配

    本文要点L型网络阻抗匹配是一个简单的滤波器,由两个电抗元件组成。L型滤波器具有较宽的带宽,但在载波频率下响应速度缓慢。设计人员可以组合多个L型滤波器,实现更稳健的响应以及更高的品质因数。阻抗匹配
    的头像 发表于 12-20 18:57 438次阅读
    利用两个元件实现 L 型网络<b class='flag-5'>阻抗匹配</b>

    Cadence技术解读 天线的阻抗匹配技术

    本文要点 天线的阻抗匹配技术旨在确保将最大功率传输到天线,从而使天线元件能够强烈辐射。 天线阻抗匹配是指将天线馈线末端的输入阻抗与馈线的特
    的头像 发表于 12-16 15:44 1051次阅读
    Cadence<b class='flag-5'>技术</b>解读 天线的<b class='flag-5'>阻抗匹配</b><b class='flag-5'>技术</b>

    100M到200M的ADC在PCB设计时,要进行严格的阻抗匹配吗?

    100M到200M的ADC在PCB设计时,要进行严格的阻抗匹配
    发表于 12-06 06:50

    阻抗匹配计算和差分走线设置

    ad,cadense 阻抗匹配计算和差分走线设置
    发表于 10-17 16:59 2次下载

    阻抗匹配50欧姆好像是一个很特殊的值,为什么呢?

    阻抗匹配50欧姆好像是一个很特殊的值,为什么呢?各种的阻抗匹配情况是怎样考虑的?因为最近的一个问题对阻抗匹配的原理开始模糊起来,请专家指教。
    发表于 09-19 07:26

    为什么要阻抗匹配

    电子行业的工程师经常会遇到阻抗匹配问题。什么是阻抗匹配?为什么要进行阻抗匹配?本文带您一探究竟!什么是阻抗在电学,常把对电路
    的头像 发表于 07-10 08:25 1431次阅读
    为什么要<b class='flag-5'>阻抗匹配</b>?

    PCB阻抗匹配过孔的多个因素你知道哪些?

    在高速PCB设计阻抗匹配是至关重要的。过孔作为连接不同层信号的关键元素,也需要进行阻抗匹配以确保信号的完整性。捷多邦小编今天就与大家聊聊PCB
    的头像 发表于 07-04 17:39 1675次阅读

    电路的阻抗如何匹配

    。这在射频电路和高速数字电路设计中非常关键。以下是实现阻抗匹配的一些基本方法:1.传输线匹配:保证传输线的特性阻抗与源和负载阻抗匹配。例如
    的头像 发表于 06-28 08:29 2645次阅读
    电路的<b class='flag-5'>阻抗</b>如何<b class='flag-5'>匹配</b>

    阻抗匹配有烦恼?来唠一唠~

    一、 阻抗匹配电路的作用 二、 阻抗匹配的理想模型 三、 电感电容的高频特性 四、 Smith圆图在RF匹配电路调试的应用 五、 RF匹配
    的头像 发表于 06-11 14:15 677次阅读
    <b class='flag-5'>阻抗匹配</b>有烦恼?来唠一唠~

    什么是阻抗?为什么要做阻抗匹配

    和容抗正好相等,整体上呈现纯电阻。如果感抗大于容抗,整体上则呈现感性,反之呈现容性。 2、为什么要做阻抗匹配 根据我们要达到的不同目的,阻抗匹配也可以有不同的理解。比如说一个直流或低频信号源,通过导线
    发表于 06-04 06:46

    输入阻抗、输出阻抗阻抗匹配到底是个啥?

    ,则对电流源的负载就越轻。因此,我们可以这样认为:如果是用电压源来驱动的,则输入阻抗越大越好;如果是用电流源来驱动的,则阻抗越小越好(注:只适合于低频电路,在高频电路,还要考虑阻抗匹配
    发表于 06-01 08:08

    如何利用矢量网络分析仪对新材料进行阻抗匹配测试?

    利用矢量网络分析仪(VNA)对新材料进行阻抗匹配测试是高频电路设计和新材料研发的一个重要环节。
    的头像 发表于 05-17 15:58 1331次阅读

    高速差分信号阻抗匹配详解

    在高速数据传输系统,差分信号作为一种常见的信号传输方式,具有抗噪声能力强、传输距离远等优点。然而,差分信号的传输质量受到诸多因素的影响,其中阻抗匹配是确保信号稳定传输的关键因素之一。本文将详细探讨高速差分信号阻抗匹配的原理、方
    的头像 发表于 05-16 16:32 2901次阅读

    阻抗匹配的原理分析?

    由电路结构的不同,阻抗匹配有如下五种形式,首端串联,末端并联下拉,末端并联上拉,末端戴维南(既有上拉又有下拉),阻容串联下拉。有几个问题请教。 1、阻抗匹配只是针对传输线过程吗,对输出端口和输入
    发表于 05-09 23:05

    PCB设计阻抗不连续的原因及解决方法

    一站式PCBA智造厂家今天为大家讲讲如何解pcb设计阻抗不连续的问题?解决PCB设计阻抗
    的头像 发表于 03-21 09:32 799次阅读