0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

令人惊讶!Deca的扇出式封装技术的新商业化

坚白 来源:电子发烧友网 作者:南山 2019-07-05 14:21 次阅读
本文的目的是了解为什么Deca的扇出技术最近被高通用于其PMIC扇入WLP die的保护层。严格的说,这仍旧是一个扇入die与侧壁钝化所做的扇出封装。因此,本文的第一部分将描述扇入式WLP市场以及这种技术在更薄的die应用中所面临的各种挑战。本文的第二部分将重点介绍Deca的差异化扇出技术是如何被采纳作为其他封装选项的解决方案。
近年来,由于PMIC、WiFi/BT组合、收发器图像传感器模拟/数字功能等智能手机功能的巨大推动力,WLP市场对扇入的需求异常旺盛。目前,WLP领域的扇入市场预计将从2018年的29亿美元稳步增长到2024年的44亿美元,CAGR为6.5%。
扇入式WLP封装通常需要在晶圆级进行全功能测试,然后是机械刀片切割。然而,机械刀片切割可能会导致前侧切屑或背面切屑,这将导致在SMT工艺之前无法检测到的良率问题。此外,由于要求更薄的外形是消费产品的主要发展趋势之一,die在机械上更加易碎,这给供应链参与者带来了新的挑战。
随着薄扇入WLP die升级到大规模生产,这一良率损失不能再不解决,因为成本越来越敏感。厂商对这种潜在的失败非常警惕,并且已经开始积极地寻求解决方案。他们正在寻求改善目前的工艺,以更好的性能和提高板级的可靠性,实质上就是为扇入WLP的die提供侧壁保护。同样重要的是,基于200毫米和300毫米的晶圆都支持扇入式WLP的生产。因此,无论原始晶圆的大小,这种解决方案必须能够管理和处理die。超越扇入式WLP,扇出式封装,能满足所有的要求,已被评估为最佳选择之一,并作为最终采用的技术,以解决这些重大挑战。
高通已与OSAT合作,通过扇出式封装改进PMIC侧壁保护。高通公司第一次从ASE转向Deca的扇出式封装技术——M系列,用于处理PMIC扇入WLP die周围的侧壁保护。虽然它是Deca的技术,但处理仍然是由ASE完成的。Deca的M系列是一种坚固的,完全成型的扇出工艺,为晶圆级芯片级封装(WLCSP)技术提供高可靠性。在高通的PMIC案例中,Deca的M系列提供了一个4面die保护,可以解决die的侧壁开裂。由于成本考虑,对背面切屑的保护是不处理的。高通的新PMIC采用了Deca的M系列技术,并用于三星Galaxy S10(采用高通骁龙855),这是前所未有的。
Deca公司的M系列由于其在BLR中的可靠性和更好的裂缝和跌落测试结果等优点而被高通公司选为PMIC die的封装技术。M系列是一种芯片优先的表面处理工艺,在焊料和die之间有一个自然增加的EMC层。这也可以看作是一个应力缓冲层,使更大的焊锡球被放置在更好的螺距,提供显着的更高的可靠性。此外,该工艺还优化了M系列电磁兼容的性能,其力学性能与FC CSP中的IC基板类似,给人以深刻的印象。
Deca这个M系列技术在商业上的胜利向其他竞争技术发出了强烈信号,造成了整个扇出供应链的连锁反应。据了解,M系列的BLR性能比eWLB和扇入高出约3倍,并且在类似的厚薄FC CSP范围内。这有四个重要的原因:首先,在WLP裸硅die中,业界已将扇出封装作为首选技术,因为切割会导致切屑,而且更薄的尺寸标准会加剧这种情况;其次,在扇出封装技术中,最流行的eWLB是由许多大公司,如ASE、Amkor(前Nanium)和JCET集团(前StatsChipPAC)授权和使用的,因为它是一个芯片优先的面朝下流程。这种工艺流程在die和焊料之间没有额外的EMC层,这是提高BLR性能的有利因素;第三,虽然FC CSP在BLR性能上与M系列相当,但在移动应用中,趋势是更薄,因此,由于IC基板厚度的增加,FC CSP失去了吸引力。据了解,M系列甚至可以超过薄FC CSP的BLR性能;最后,物有所值。尽管Deca的M系列ASP高于eWLB,是扇入WLP的两倍,但由于可靠性和质量的提高,良率的提高远远超过了M系列ASP的高利润率。Deca的M系列对客户的吸引力是由于它的技术价值,而不是降低成本。
此外,将M系列工艺流程和最终结构与台积电的inFO进行比较,因为两者都是芯片优先面朝上流程,尽管这两种技术服务于不同的市场细分和设备领域。值得注意的是,台积电的inFO并没有额外的类似Deca的M系列的EMC层,台积电在die和焊料之间只有PBO薄膜。另外,台积电inFO的Cu Stud比Deca的M系列短,增加了一层Cu RDL。据信,台积电正试图通过更大的Cu RDL来补偿光刻的有限分辨率,这不同于Deca的专有自适应模式,该工艺是为了克服模移问题而开发的,其中RDL VIA与Cu Stud的值为+/-0.2um。
最主要的好处在于,扇出封装扩展了I/O面积,提高了die集成的限制和灵活性,所有这些都是在较薄的厚度范围内完成的。显然,现有的扇出封装解决方案,如eWLB和inFO将继续专注于I/O的“扇出”,另一方面,Deca的M系列为扇入die提供了可靠的侧壁保护解决方案,这是一个新的好处。这种方法与传统的扇出封装市场有着显著的区别,并有助于解决许多可制造性、成本、量产和可靠性问题。总之,Deca的M系列在低密度扇出封装或核心扇出市场上取得了令人印象深刻的突破。
来源:Favier Shoo,Yole Développement半导体和软件部门技术和市场分析师;
Stéphane Elisabeth,System Plus咨询公司射频传感器和先进封装成本分析专家;
Santosh Kumar,Yole韩国首席分析师和封装、装配和基材研究总监
编译:南山
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • wlp
    wlp
    +关注

    关注

    0

    文章

    13

    浏览量

    10673
  • Deca
    +关注

    关注

    0

    文章

    2

    浏览量

    4290
  • 扇出式封装
    +关注

    关注

    0

    文章

    1

    浏览量

    3748
收藏 人收藏

    评论

    相关推荐

    消息称英伟达计划将GB200提早导入面板级扇出封装

    为解决CoWoS先进封装产能紧张的问题,英伟达正计划将其GB200产品提前导入扇出面板级封装(FOPLP)技术,原计划2026年的部署现提前至2025年。
    的头像 发表于 05-22 11:40 1223次阅读

    智能手机SoC扇出技术(Fan-Out)的应用与探索

    扇出技术是一种先进的封装技术,能允许在晶圆级封装之外的区域形成额外的I/O(输入/输出)点,从而提高芯片的性能和功能。与传统的晶圆级
    发表于 04-28 12:36 181次阅读
    智能手机SoC<b class='flag-5'>扇出</b><b class='flag-5'>技术</b>(Fan-Out)的应用与探索

    浅析扇出封装和SiP的RDL改进与工艺流程

    如今,再分布层(RDL)在高级封装方案中得到了广泛应用,包括扇出封装扇出芯片对基板方法、扇出封装
    的头像 发表于 04-08 11:36 1239次阅读
    浅析<b class='flag-5'>扇出</b><b class='flag-5'>封装</b>和SiP的RDL改进与工艺流程

    扇出封装晶圆级封装可靠性问题与思考

    (Die)的下方, I/ O 接口的数量受限于芯片尺寸的大小, 随着芯片技术的发展, I/ O接口的数量已经成为制约芯片性能发展的短板之一,而扇出封装则可以利用重布线(RDL)技术
    的头像 发表于 04-07 08:41 1083次阅读
    <b class='flag-5'>扇出</b>型<b class='flag-5'>封装</b>晶圆级<b class='flag-5'>封装</b>可靠性问题与思考

    文远知行与联想车计算战略合作,推进自动驾驶商业化落地

    文远知行与联想车计算达成战略合作,共同推进L4级别自动驾驶解决方案的商业化落地,这一举措无疑为自动驾驶领域注入了新的活力。这次合作不仅彰显了双方在自动驾驶技术方面的深厚积累,也预示着自动驾驶技术
    的头像 发表于 03-20 10:19 239次阅读

    RDL线宽线距将破亚微米赋能扇出封装高效能低成本集成

    RDL 技术是先进封装异质集成的基础,广泛应用扇出封装扇出基板上芯片、扇出层叠
    的头像 发表于 03-01 13:59 1490次阅读
    RDL线宽线距将破亚微米赋能<b class='flag-5'>扇出</b><b class='flag-5'>封装</b>高效能低成本集成

    小马智行启动深圳中心城区无人驾驶商业化运营

    小马智行近日宣布,已在深圳市宝安区启动中心城区无人驾驶商业化运营。该公司已获得深圳市宝安区颁发的智能网联汽车无人商业化试点许可,标志着其在无人驾驶技术领域取得了重要突破。
    的头像 发表于 02-04 10:53 552次阅读

    消息称群创拿下恩智浦面板级扇出封装大单

    据最新消息,全球显示领导厂商群创光电近日成功拿下欧洲半导体大厂恩智浦的面板级扇出封装(FOPLP)大单。恩智浦几乎包下了群创所有相关的产能,并计划在今年下半年开始量产出货。
    的头像 发表于 01-30 10:44 519次阅读

    解析扇入型封装扇出封装的区别

    扇出封装一般是指,晶圆级/面板级封装情境下,封装面积与die不一样,且不需要基板的封装,也就是我们常说的FOWLP/FOPLP。
    的头像 发表于 11-27 16:02 7157次阅读
    解析扇入型<b class='flag-5'>封装</b>和<b class='flag-5'>扇出</b>型<b class='flag-5'>封装</b>的区别

    扇出型晶圆级封装技术的优势分析

    扇出型晶圆级封装技术的优势在于能够利用高密度布线制造工艺,形成功率损耗更低、功能性更强的芯片封装结构,让系统级封装(System in a
    发表于 10-25 15:16 519次阅读
    <b class='flag-5'>扇出</b>型晶圆级<b class='flag-5'>封装</b><b class='flag-5'>技术</b>的优势分析

    一文详解扇出型晶圆级封装技术

    扇出型晶圆级封装技术采取在芯片尺寸以外的区域做I/O接点的布线设计,提高I/O接点数量。采用RDL工艺让芯片可以使用的布线区域增加,充分利用到芯片的有效面积,达到降低成本的目的。扇出
    发表于 09-25 09:38 1070次阅读
    一文详解<b class='flag-5'>扇出</b>型晶圆级<b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    华海诚科:颗粒状环氧塑封料等自研产品可用于扇出型晶圆级封装

    扇出型晶圆级封装(fowlp) 华海诚科的FOWLP封装是21世纪前十年,他不对称的封装形式提出环氧塑封料的翘曲控制等的新要求环氧塑封料更加残酷的可靠性要求,经过审查后也吐不出星星,
    的头像 发表于 09-13 11:49 885次阅读

    OpenVINO工具套件是否可以商业化使用?

    参阅 英特尔® OpenVINO™分销许可第 2.1 节(2021 年 5 月版本)。 无法了解英特尔® 发行版 OpenVINO™ 工具套件是否可以商业化使用。
    发表于 08-15 08:19

    什么是BGA扇出 典型BGA 封装的内部结构

    在 PCB 布局设计中,特别是BGA(球栅阵列),PCB扇出、焊盘和过孔尤为重要。扇出是从器件焊盘到相邻过孔的走线。
    发表于 07-18 12:38 2168次阅读
    什么是BGA<b class='flag-5'>扇出</b> 典型BGA <b class='flag-5'>封装</b>的内部结构