电路设计中，何时使用锁相环？

何时使用锁相环

锁相在无线系统和需要在电路板上实现精确时钟和信号同步的系统中，环路具有许多重要功能。使用PLL可能是比重复调整PCB中走线长度以补偿承载并行或串行数据的通道中的偏差更好的选择。通过与压控振荡器（VCO）同步，锁相环也可用于消除参考信号的相位噪声。

在低速/低频时，给定驱动器中的相位噪声为通常足够低，您不需要利用锁相环来补偿它。除非电路板占用非常大的区域，否则上升时间已经比相位噪声引起的延迟/抖动更长。此时，只有最长的走线组需要长度匹配，以便承载数据的走线中的信号上升时间与相位噪声极限内的参考信号匹配。

因此，锁相环对于高速信号的同步更有用。如果数据遍历其源和目的地之间的许多组件（这不是许多设备和拓扑中的典型情况），则逻辑电路中的传播延迟可能累积以产生显着的延迟。此外，噪声源 - 包括相位噪声 - 正交增加，随着数据穿越多个器件而增加抖动。当没有穿过相同组件的时钟信号时，这两个因素都会导致数据和系统时钟之间的显着延迟。

除了将数字数据与系统时钟同步之外，锁相环还有许多用途。或其他参考信号。模拟或数字锁相环也可用于比某些参考更高或更低频率的频率合成。就数字合成而言，锁相环可用于降低或增加数字脉冲流的重复率。在这两种情况下，振荡/重复频率都可以通过商用和实验锁相环达到10 GHz，从而可以支持5G系统和许多RF应用。

作为无线系统和其他需要频率合成的设备的一部分，锁相环在PCB设计中发挥着重要作用。那么什么时候应该在系统中使用锁相环？与PCB设计中的许多答案一样，这一切都取决于您的设备要求和应用。

VCO在锁相环中的作用

锁相环使用模拟应用中VCO的负反馈，或数字应用中的数控振荡器（NCO）。在模拟应用中，VCO或NCO的输出频率分别取决于其输入电压或数字输入。在任何一种情况下，PLL的输出都将与参考输入信号之间的相位差成比例。当相位差（以及输出）不随时间变化时，则两个信号被锁定在相同的频率。

在RF系统中，模拟VCO的输出取决于输入电压，使其对调制参考时钟信号很有用。在锁相环内，VCO通过使用环路滤波器有效地锁定到特定参考。在模拟锁相环中，环路滤波器需要一些时间来锁定所需的参考信号（达到~100 ns）。

环路滤波器的输出在锁相中也有一个特殊的位置环。当VCO用于锁定期望的载波信号时，频率或相位调制信号通常将以比锁相环的锁定时间快得多的速率进行调制。在这种情况下，环路滤波器将输出一个误差信号，该信号与参考信号和VCO信号之间的瞬时相位差成比例。当调制参考信号作为载波输入到锁相环时，该误差信号实际上是解调信号。

玩过合成器吗？您正在使用VCO

VCO布局作为锁相环的一部分

可以使用锁相环达到低几十GHz的市场，但这些频率仍然太低，无法容纳5G系统或高频RF系统所需的高阶频率。在这种情况下，您可能需要设计自己的VCO以用于锁相环。

锁相环已经在RF系统的发送部分中占有一席之地。来自VCO的输出可用于将调制应用于载波信号，然后可将载波信号发送到发射天线。这可以通过T部分来完成，该部分使用三个电阻将天线阻抗与VCO的输出阻抗相匹配。

VCO的带宽将影响其对电源噪声的敏感度及其自身相位噪声。更宽的带宽电压VCO可能会增加对电源噪声的敏感度，因此建议使用具有超低噪声的功率调节器，以最大限度地降低VCO输出上的相位噪声。使用窄带VCO只能适应更窄的频率范围，在设计时应考虑这一点。

电源噪声问题需要精确去耦，并且去耦网络应非常靠近用于设计VCO的任何IC的电源引脚。这将为这些IC提供稳定的直流电压，并在电路板上其他位置的数字IC切换时抑制电源总线或电源层中的振铃。任何去耦/旁路电容都应使用自己的过孔连接回地平面。

最好使用一种替代的高速层压板，具有较低的损耗角正切板，包括锁相环和VCO，用于WiFi频率以上。应使用Rogers 4350或其他高速/高频兼容材料代替FR4。在这些电路板上传输RF信号的迹线应尽可能短，以防止传输线行为和辐射。

考虑到具有锁相环的RF器件的电源完整性，信号完整性和混合信号设计要求，设计人员需要正确的布局，布线和仿真工具，以确保其设计符合基本设计规则和行业标准。 Altium Designer将这些功能集成到一个程序中，允许您为任何应用程序设计最高质量的设备。

现在您可以下载Altium Designer的免费试用版并了解有关其设计套件的更多信息工具。您还可以在一个程序中访问业界最佳的设计，模拟和验证功能。立即与Altium专家交流以了解更多信息。