了解焊接桥短裤：使您的PCB设计能够防止形成焊膏桥

我喜欢烘焙的想法。特别是在假日期间，有一些令人兴奋和治疗的东西，计划烘烤精美的饼干拼盘并将它们带到派对上。实际上，我喜欢吃饼干面团。实际滚动或舀出饼干到平底锅上等待它们烘烤是一种单调乏味和克制的练习。当我失去耐心时，我尽量将尽可能多的饼干塞进托盘;当然，这导致了一个单一的巨型饼干，不情愿地，我必须自己吃。

无论你是在冬天计划过多的假日饼干，还是只是希望更方便的方法来规划您的空间限制，目标始终是设计烤盘的布局，以避免刮掉整个托盘的饼干。如果你花时间制作它们，你应该获得吃它们的奖励。对于很多事情，这个教训应该是真的，不应该吗？

不幸的是，如果我过度拥挤我的PCB，它不会变成一个cookie。不，不耐烦而且不在空间限制范围内工作可能比破坏一批cookie要昂贵得多。设计的尺寸和复杂性是影响PCB制造成本的主要因素;然而，更重要的是，过度拥挤的设计可能导致故障和PCB短路。能够管理您的设计以在空间限制内有效地工作将节省（并且可能获得）更多的金钱和时间，可以更好地花在其他事情上（例如，吃更多的假日饼干）。

电气短路

高密度设计的最大问题是频繁的电气短路。一个不幸的现实（一个不方便的事实？）是，尽管你的PCB设计得很好，但经常会发生电气短路。焊接桥很可能只要你有高密度设计;然而，随着PCB的需求不断增加，高密度设计通常是不可避免的。

当您减小焊盘的尺寸和它们之间的距离时，更小的体积中会有更多的焊膏。该浆料更有可能从适当的模板定义区域溢出并形成与相邻焊盘的焊桥。就像意外烘烤一个巨大的饼干一样，避免这些桥梁的唯一方法是在垫子之间留出缓冲空间，足以保护它们免受邻居的一点溢出。它不是为失败而设计，而是将设计资源分配给了解短缺风险并对其进行适当管理。

<小>你的PCB和组件过热就像燃烧的饼干一样糟糕，而且重做的成本更高。

制造

其他制造阶段使用更高密度的PCB设计也会更加困难。模板问题加剧了焊料桥接的风险，特别是在紧密的小型元件阵列中。当元件密度高时，焊膏涂抹或未对准的风险最高，导致缓冲空间不足。具有缓冲空间使您的PCB设计能够防止形成焊膏桥。如果没有缓冲空间，焊接桥就会变得更加可能并且会引发短路等错误的发生。

拾取和放置机器精度也会限制PCB设计中可以使用的密度。如果机器的精度非常高，您可以更灵活地打包组件。但是，也要考虑拾取和放置时使用的工具。放置工具可以延伸到组件的边缘之外，这会给紧密包装或小组件放置带来困难。

根据我居住的地方，有时候我需要一个脚踏板来达到我所能做的任何事情。存放在顶部橱柜中。这可能会阻碍我的烘焙速度，但最终不会让我不能烘烤。如果拾取和放置不能到达较高组件旁边的位置（如标题旁边的电阻器的情况），则组件高度也会成为问题。想象一下，如果你正在装饰饼干并放下巨大的棉花糖，那么需要在不移动饼干的情况下画出精致的糖霜。我通常在装修过程之前吃饼干，但我不能只吃PCB。

可变高度组件使得饼干像PCB一样棘手

检查，返工和维修

制造完成后，高密度设计的挑战还没有结束。检查更具挑战性，因为组件的边缘在它们靠近在一起时不容易看到，就像它们在高密度设计中一样。您可能会因查看焊点和验证间距高度而感到不知情。如果你有不同的高度，那么组件可能会从视图中主动阻塞彼此。

在高密度设计中找到问题也不是整个问题 - 当你的组件如此靠近时，你可能会遇到其他过程会减慢或甚至可能导致自己的错误。您可能必须移除其他组件才能获得需要修复的任何组件，即使使用最小的镊子和最稳定的手，板的再加热部分也肯定会重新熔化焊料并导致滑动。您可能还需要为附近的组件添加隔热罩，因为散热的总空间较小。

间距的操作要求

在任何情况下在存在错误，桥接或短路的情况下，对组件间距的最重要要求来自操作要求。有正式的间距规范：最常引用的是IPC-D-279，第3.3.9节，但也有制造商的建议，如OCM的这张图表，通常用于特定的包装或应用。一旦您有不同的组件和封装类型，规范通常不够广泛，无法提供必要的指导。

组件间距的要求取决于电路板的功能，操作参数及其环境。在尝试减少间距之前，请考虑隔离要求（基于电压，RFI或EMC），否则您将缩短整个产品的使用寿命，并可能引入安全问题，以节省一些前期成本。您可能还会遇到将确定边距的处理和安全要求。最初，缓冲区似乎是一个容易减少多余的缓冲区，但削减缓冲区可能会对电路板的使用寿命造成灾难性影响。

溢出的糖霜很美味。溢出的焊膏是灾难性的。

除了在设计时需要跟踪的所有其他信息之外，元件间距和了解焊桥短路可能看起来像是一项令人不安的任务。相信我，来自经常忘记预热烤箱的人，然后把任何东西放进去，我理解跟踪多个指令的难度。但是当您进行高密度设计时，使用AltiumDesigner®及其强大的设计规则检查，可以确保“保持”，组件的区域和其他物理限制都被考虑在内，并且可以导入制造商规则以检查设计前的兼容性。