选择电源接地系统会直接影响EMC PCB设计

如果威廉莎士比亚作为电气工程师而不是诗人和剧作家怎么样？如果电子产品存在于十六世纪中后期，那么Bard可能已经研究了电磁干扰（EMI）对电路的影响以及对电磁兼容性（EMC）的需求。毕竟，他在“暴风雨”中写下了他对噪音的迷恋：

“不要冒犯;岛上充满了噪音，声音和甜蜜的气息，令人高兴和不受伤害。
有时候，一千个嗡嗡作响的乐器会哼着我的耳朵;有时声音......“

与许多试图解决信号EMI的情况一样，游戏中的角色Caliban无法描述噪声源。

当a出现EMI时组件或系统在附加电压耦合产生电磁干扰后会降级。降级会导致组件或系统成为EMI源，将干扰传播到其他易受影响的系统，子系统，电路或源组件。您可能希望“声音”而且，甜蜜的气氛，令人高兴和伤害不是。“相反，EMI让我想到了”千万双重乐器“和出现在普罗斯佩罗的召唤和呼唤的精神。正如塞巴斯蒂安和安东尼奥在”暴风雨“中策划和策划，“几个吵闹的恶棍会破坏电路性能。

反对电磁兼容性的恶棍

毕竟，EMI来自电路内并且总是表现出来在输出，输入，电源和gro und。噪声通过电感，电容或直接传导耦合产生的耦合路径移动。结果，在迹线和接地平面之间形成电流回路。为了使一切变得更加有趣，注入较长I/O迹线的接地噪声会导致模式辐射。携带高速时钟和数据信号的迹线和电缆秘密地享受其双重生命存在作为发出EMI的大型高效天线。

在分段接地层上布线通道线路也有效地提高了EMI信号的完整性。当线穿过线段之间的开口时，每个间隙与其迹线和线缆连接器连接，并且愉快地用作RF天线。电源将电流和RF能量馈送到时钟电路，而这些电路可以同步切换并产生大的噪声尖峰。开关稳压器内产生的反射高频电流可以通过直通电源线退出电路或通过其他路径耦合输出。

了解您的组件相互影响的程度至关重要。

降低EMI的实用方法

减少EMI不一定是一个颤抖的旅程，你当然不必成为剧作家。暴风雨有五种行为，有三种主要做法可以减少你的EMI。你选择哪个看起来不那么复杂：

1。建立电磁兼容性

使用EMC建立电路消除或大幅降低EMI的能力，并减少对其他电路的噪声影响。大部分工作始于减少信号电流回路区域并提供将信号电流返回其源的低阻抗路径。 EMC还描述了该电路如何提高其抗EMI能力，并定义了电路板，任何外壳，任何连接电缆以及防止EMI的电源的能力。

2。从良好接地平面开始

选择电源接地系统会直接影响EMC PCB设计。由于分区接地层为电流回路提供了机会，因此应使用具有坚固接地层的多层PCB。此外，您还可以在电路边缘放置铝或钽去耦电容，以减少电源和接地参考平面注入的噪声。

高频电路需要特别注意接地。快速压摆率会增加数字信号的谐波并产生EMI。使用更大的实心接地层可以产生阻抗非常低并且EMI抑制最大化的区域。您可能需要考虑使用多点接地来降低接地回路电流和平面的接地阻抗。

连接在电源和接地层之间的去耦电容可以减少电磁干扰。 0.01μF或0.1μF陶瓷电容为IC提供额外电流，通过低电感路径和IC电源引脚切换状态。此外，去耦电容产生从IC接地参考引脚到接地参考平面的低电感路径。

3。隔离信号

使用多层印刷电路板，您可以将信号层放置在直流电源和接地参考平面之间。在高速信号层和DC电压层之间以及高速信号与顶层和底层之间创建空间导致迹线仅作为迹线存在。从那里，您应该考虑使用多个配电总线将敏感电路彼此隔离。

通过智能选择和放置开关稳压器，微控制器，振荡器和数字IC，可实现良好的EMC。首先，将整个电路视为功能子单元或电路分区。专注于电磁兼容性的分区根据其作为EMI源，受害者，路径和无源电路的潜力来分离组件。在将组件划分为功能块后，将屏蔽EMI滤波器和去耦电容器合并，以实现额外的EMI抑制。

确保降低EMI的设计将使您更容易实现电磁兼容性。

通过信号跟踪观察最佳实践

忽略跟踪布局的最佳实践创建了耦合路径，可以轻松地将噪声从源移动到受害者。您可以通过以下方式实现电磁兼容性：

在地层和源电压平面之间的层中布线时钟走线。

使用更宽的时钟信号的走线可以降低高频阻尼和走线之间电容耦合的可能性。

通过消除直角或十字来避免走线电容。

消除导致串扰的长并行时钟走线。

确保走线之间存在一致的间距，并且间距至少等于一个走线宽度。

不幸的是，所有系统和电路都会产生EMI并且具有不同的EMI敏感度。随着消费者购买更多智能设备和设备，分析EMI风险的需求变得更大。如果不加以控制，EMI会导致严重的失败。

在The Tempest中，Caliban想知道魔法是否会引起他所经历的噪音。虽然有些人可能认为控制EMI需要魔法粉尘，但遵循良好实践可以解决干扰问题。使用正确的PCB设计软件也可能看起来很神奇 - 尤其是当它帮助您规划跟踪路由，有效分配组件以及检查信号完整性时。