PCB分层堆叠在控制EMI辐射中的作用和设计技巧

解决EMI问题的方法有很多种。现代EMI抑制方法包括：EMI抑制涂层，选择合适的EMI抑制组件和EMI仿真设计。本文从最基本的PCB布局开始，讨论了PCB分层堆叠在控制EMI辐射中的作用和设计技巧。

电源总线

在IC的电源引脚附近正确放置一个适当容量的电容可以使IC的输出电压跳得更快。但问题不在这里。由于电容器的有限频率响应，这使得电容器不可能产生在整个频带上干净地驱动IC输出所需的谐波功率。此外，电源母线上产生的瞬态电压会在去耦路径的电感上产生电压降，这是共模EMI干扰的主要来源。我们应该如何解决这些问题？

就我们电路板上的IC而言，IC周围的电源层可以被认为是一种优秀的高频电容器，收集由分立电容器泄漏的能量，为清洁输出提供高频能量。此外，优秀的电源层具有较小的电感，因此电感合成的瞬态信号也是。

当然，连接从电源平面到IC电源引脚必须尽可能短，因为数字信号的上升沿越来越快，最好是直接连接到IC电源引脚所在的焊盘，如进一步讨论的那样。

为了控制共模EMI，电源层必须去耦并且电感足够低。该电源平面必须是精心设计的一对电源平面。有人可能会问，这到底有多好？该问题的答案取决于电源的分层，层之间的材料和工作频率（即IC的上升时间的函数）。通常，电源分层为6密耳，中间层为FR4，每平方英寸功率平面的等效电容约为75pF。显然，层间距越小，电容越大。

没有多少器件的上升时间为100到300 ps，但根据目前的发展情况IC的速度，上升时间为100至300 ps的器件将占据很高的比例。对于上升时间为100至300 ps的电路，3 mil层间距将不再适用于大多数应用。此时，必须使用层间距小于1密耳的分层技术，并用具有高介电常数的材料代替FR4介电材料。陶瓷和陶瓷现在满足100至300 ps上升时间电路的设计要求。

虽然将来可能会使用新的材料和方法，但对于今天普通的1到3 ns上升时间电路，3到6 mil层间距和FR4电介质材料，通常就足够了高端谐波并使瞬态信号足够低，也就是说共模EMI可以降低到很低。此处介绍的PCB分层堆栈设计示例假设层间距为3到6密耳。

电磁屏蔽

来自从信号路由的角度来看，一个好的分层策略应该是将所有信号走线放在一个或多个层中，这些层靠近电源或地平面。对于电源，良好的分层策略应该是电源平面与地平面相邻，并且电源平面和地平面之间的距离尽可能小。这就是我们所说的“分层”策略。

PCB堆叠

什么样的堆叠策略有助于屏蔽和抑制EMI？以下分层堆叠方案假设供电电流在单层上流动，其中单个或多个电压分布在同一层的不同部分上。多个电源层的情况将在后面讨论。

4层电路板

4层电路板设计存在一些潜在问题。首先，传统的四层板厚度为62密耳，即使信号层在外层，电源和接地层也在内层，电源层之间的距离。

如果成本要求是第一位的，请考虑以下两种传统4层板的替代方案。这两种解决方案都可以提高EMI抑制性能，但仅适用于板载元件密度足够低并且元件周围有足够面积以在电源上放置所需铜层的应用。

第一种是首选解决方案。 PCB的外层都是层，中间的两层是信号/功率层。信号层上的电源以宽线布线，这允许电源电流的路径阻抗低并且信号微带路径的阻抗低。从EMI控制的角度来看，这是最好的4层PCB结构。第二种方案的外层采用电源和地面，中间两层采用信号。与传统的4层板相比，改进更小，层间电阻与传统的4层板一样差。

如果要控制迹线阻抗，上述堆叠方案必须非常小心地将迹线放置在电源和接地铜岛之下。此外，地面上的铜岛或铜岛应尽可能互连，以确保直流和低频连接。

6层板

如果4层板上的组件密度相对较大，则最好使用6层板。然而，6层板设计中的一些堆叠方案对电磁场没有良好的屏蔽效果，并且对电源总线瞬态信号的减少几乎没有影响。下面讨论两个例子。

在第一种情况下，电源和接地分别放在第2层和第5层。由于电源的铜电阻高，因此控制共模EMI辐射非常不利。但是，从信号阻抗控制的角度来看，这种方法非常正确。

在第二个例子中，电源和接地分别放在第3层和第4层。该设计解决了电源的铜包层阻抗问题。由于第一层和第六层的电磁屏蔽性能差，差模EMI增加。如果两个外层上的信号线数量最少且迹线长度短（小于信号的最高谐波波长的1/20），则该设计解决了差模EMI问题。通过铜填充外层上的无组件和无痕迹区域并使铜包覆区域接地（每1/20波长间隔），可以抑制差模EMI。如前所述，铜区域在多个点连接到内部接地层。

通用高性能6层电路板设计通常是第一个和第六个层作为接地层，第三层和第四层接受电源和接地。由于在电源层和接地层之间存在两层居中的双微带信号线层，因此EMI抑制能力非常好。这种设计的缺点是迹线层只有两层。如前所述，如果外部迹线较短并且铜线铺设在无衬里区域，则可以使用传统的6层板实现相同的堆叠。

另外6-层板布局是信号，地，信号，电源，地和信号，这使得高级信号完整性设计所需的环境成为可能。信号层与接地层相邻，电源层和接地层配对。显然，缺点是层的堆叠是不平衡的。

这通常会导致制造上的麻烦。该问题的解决方案是用铜填充第三层的所有空白区域。如果在填充铜之后第三层的铜层密度接近电源层或接地层，则该板可以被视为结构上平衡的电路板。 。铜填充区域必须连接到电源或地。连接过孔之间的距离仍为1/20波长，无需连接到任何地方，但理想情况下应连接。

10层板

由于多层板之间的绝缘隔离层非常薄，因此10层或12层电路板层与层之间的阻抗非常低，并且预期信号完整性也很好因为分层和堆叠没有问题。很难加工厚度为62密耳的12层板，并且没有多少制造商

由于信号层和环层总是被绝缘层隔开，因此在10层板设计中分布中间6层以走信号线的方案不是最佳的。此外，使信号层与环路层相邻非常重要，也就是说，电路板布局是信号，地，信号，信号，电源，地，信号，信号，地和信号。

这种设计为信号电流及其回路电流提供了良好的路径。适当的路由策略是第一层沿X方向布线，第三层沿Y方向布线，第四层沿X方向布线，依此类推。直观地观察迹线，第一层1和第三层是一对分层组合，第四层和第七层是一对分层组合，第八层和第十层是最后一对分层组合。当需要改变迹线的方向时，第一层上的信号线应该通过“通孔”改变到第三层。事实上，你可能并不总能做到这一点，但作为一个设计概念，你应该尝试遵守。

同样，当信号的方向改变时，它应该是从第8层和第10层或从第4层到第7层的过孔。这种路由确保了前向路径和信号环路之间的耦合最紧密。例如，如果信号在第一层上路由并且环路在第二层上并且仅在第二层上，则第一层上的信号甚至通过“通孔”传输到第三层。环路仍在第二层，因此保持低电感，大电容特性和良好的电磁屏蔽性能。

如果实际路线不是这样的情况怎么办？例如，第一层上的信号线穿过通孔到达第10层。此时，环路信号必须从第9层找到地平面，并且环路电流需要找到最近的地线（例如电阻器或电容器等元件的接地引脚）。 。如果附近有这样的通道，那真的很幸运。如果没有这样的通孔，电感将增加，电容将减小，EMI将增加。

当信号线必须离开当前的一对布线层时通过连接到其他布线层，接地通孔应放置在通孔附近，这样环路信号可以平滑地返回到正确的接地层。对于层4和层7的组合，信号环将从电源或接地平面（即，层5或层6）返回，因为电源平面和接地平面之间的电容耦合良好并且信号容易传输。

多功率层设计

如果同一电压源的两个电源层需要输出大电流，电路板应分为两组电源和地平面。在这种情况下，在每对电源层和接地层之间放置绝缘层。这给了我们两对相等的电源母线，我们想要分流电流。如果电源层堆叠导致阻抗不等，则分流不均匀，瞬态电压会大得多，EMI会急剧增加。

如果电路板上有多个具有不同值的电源电压，则需要相应的多个电源层。重要的是要记住为不同的电源创建单独的电源和接地层对。在这两种情况下，在确定电路板上成对电源和接地层的位置时，请记住制造商对平衡结构的要求。

总结

鉴于大多数工程师设计的厚度为62密耳且没有盲孔或埋孔的电路板，对电路板分层和堆叠的讨论是有限的。对于厚度差异太大的电路板，本文推荐的分层方案可能并不理想。另外，带盲孔或埋孔的电路板的加工方法不同，本文的分层方法不适用。

厚度，通过工艺，电路板设计中的层数不是解决问题的关键。出色的分层堆叠确保了电源总线的旁路和去耦，并最大限度地降低了电源或地平面上的瞬态电压。屏蔽信号和电源电磁场的关键。理想情况下，信号走线层与其返回接地层之间应存在绝缘隔离，匹配层间距（或多于一对）应尽可能小。基于这些基本概念和原理，可以设计始终满足设计要求的电路板。现在，IC的上升时间已经很短并且会更短，本文中讨论的技术对于解决EMI屏蔽问题至关重要。