电平触发与尖峰脉冲的模块功能介绍
电平触发是在高或低电平保持的时间内触发,而边沿触发是由高到低或由低到高这一瞬间触发在数字电平变化的电....
RAM的项目设计需求与操作步骤
RAM也叫主存,是与CPU直接交换数据的内部存储器。它可以随时读写(刷新时除外),而且速度很快,通常....
Verilog HDL语言中的分支语句
Verilog HDL是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表....
FIFO项目设计需求与操作步骤
在计算机中,先入先出队列是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令(指....
边沿检测的目的及电路原理分析
边沿检测电路(edge detection circuit)是个常用的基本电路。所谓边沿检测就是对前....
位拼运算符的代码实例与仿真波形讲解
位拼运算符是将多个小的表达式合并形成一个大的表达式,用符号{}来实现多个表达式的连接运算,各个表达式....
FPGA之FIFO练习2:设计思路
FIFO( First Input First Output)简单说就是指先进先出。由于微电子技术的....
FPGA之化简代码练习
代码就是程序员用开发工具所支持的语言写出来的源文件,是一组由字符、符号或信号码元以离散形式表示信息的....
FPGA之简单代码的重要性
不管是学FPGA还是C语言,任何一种代码的学习都离不开大量的代码阅读,也就是多看,多学习别人的代码。....
FPGA之异步练习:设计思路
在异步设计中,完全避免亚稳态是不可能的。因此,设计的基本思路应该是:首先尽可能减少出现亚稳态的可能性....
FPGA之异步练习1:设计思路
基于FPGA的数字系统设计中大都推荐采用同步时序的设计,也就是单时钟系统。但是实际的工程中,纯粹单时....
FPGA之流水线练习3:设计思路
流水线主要是一种硬件设计的算法,如第一条中表述的流水线设计就是将组合逻辑系统地分割,并在各个部分(分....
如何验证IP核的代码
流水线缩短了在一个时钟周期内给的那个信号必须通过的通路长度,增加了数据吞吐量,从而可以提高时钟频率,....
FPGA之流水线练习1:设计思路
流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是....
FPGA之流水线练习4:设计思路
流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是....
至芯科技:FPGA教学视频(1)
至芯科技成立于2010年,是一家致力于高新技术培训和移动互联网知识传播的教育及研发机构。时刻更新,精....