适应多种时序的DMA控制器设计 - 全文

　　本文所设计的可适应于多种时序情况的DMA控制器，被应用于该图像协处理器之中后，能够很好地解决问题。

　　1 图像协处理器的系统结构

　　图1所示为该DMA控制器所处图像协处理器的系统结构，下面将对其的系统构成和数据流程做详细说明。

　　

 

　　1.1 系统构成

　　基带芯片为移动终端设备的系统控制核心。其通过外部存储器接口总线(External eMI，Memory InteRFace bus)与该图像协处理器的控制端口相连。基带芯片不仅控制着图像协处理器所有模块的工作模式，而且负责图像数据的传送。EMI总线数据线宽度为16位，其控制的图像显示终端为分辨率为320x240的LCD。

　　图像传感器(sensor)为感光器件，其将接收到的光信号转为电信号，并在内部通过模拟/数字转换产生数字图像，在该图像协处理器设计中采用分辨率为640x480的图像传感器，其的工作时钟为24 MHz。

　　图像处理模块，即ISP(Image Signal Processing)模块被用于图像处理，包括去坏点、去噪声、边界增强等功能。

　　图像压缩模块被用于对图像处理模块输出的YUV422格式数据进行JPEG压缩。

　　SD卡控制器模块负责与SD卡的命令和数据交互，所有对SD卡的操作都由基带芯片配置SD卡控制器的相关寄存器完成。其与SD卡的接口包括CLK(SD卡的时钟信号线)、CMD(SD卡的命令线)、DATA0～DATA3(SD卡的4根数据线)。在与SD卡的数据交互中，一般是以block(512字节) 为单位的，并且在启动写卡命令之后，SD卡控制器必须在250 ms(SD version 2.0)内将所有数据写入SD卡中。

　　DMA控制器为基带芯片与SD卡控制器的接口模块，用于对写卡数据和读卡数据做暂时存储。其的本质功能是协调基带芯片和SD卡控制器之间的速度差异。存储数据的DMA存储器容量为5 120字节，即10个block数据。

　　1.2 数据流程

　　在该图像协处理器中，所有模块时钟频率均为48 MHz，其被2分频之后送至图像传感器，图像传感器以24 MHz频率送出格式为YUV422的640x480图像。

　　该图像协处理器有2种模式：图像预览模式和连拍模式。图像预览模式用于拍照前的图像预览，拍照者可以在LCD上看到将被拍下的图像。连拍模式用于连续拍摄图像，并将每一幅拍下的照片存入SD卡当中。

　　1.2.1 图像预览模式的数据流程

　　在图像预览模式下，图像传感器以24 MHz频率送出分辨率为640x480且格式为YUV422的图像，帧率为30帧/s。数据被48 MHz系统时钟同步后送入图像处理模块。图像处理模块将针对图像传感器的特点对图像进行处理以提高图像质量，然后将图像分辨率从640x480缩小至 320x240以适应LCD的显示分辨率，并将数据格式从YUV422转为RGB565。最后，基带芯片通过EMI接口将图像数据读出，直接写入LCD的显示缓冲区后在LCD上显示出来。

　　1.2.2 连拍模式的数据流程

　　当基带芯片启动连拍模式后，其首先配置图像传感器，使其以10帧/s的帧率送出分辨率为640x480的数字图像，数据格式仍然为YUV42 2。此时每帧的周期为100 ms，其中帧有效时间为30 ms，帧消隐时间为70 ms。

　　当数据送入图像处理模块后，该模块仍对图像进行处理并将图像分辨率从640x480缩小至320x240，之后将数据格式从YUV422转为RGB56 5。基带芯片也仍然通过EMI接口将该图像数据读出，并直接写入LCD的显示缓冲区中，这样在连拍的时候，仍可以在LCD上看到被拍下的图像。

　　图像处理模块在送出预览数据的同时也将320x240的YUV422数据送至图像压缩模块。为了兼顾压缩比和图像质量，一般配置压缩比在10：1左右，这样一幅320x240的图像经JPEG压缩后的数据量为320x240x2/10=15 360字节。为留出适当的备用空间，图像压缩模块将编码之后的数据存入一个容量为8 192x16位的存储器中，在此命名为JPEG_MEM。当一幅图像编码完成时，即在图像传感器进入帧消隐阶段之后，JPEG_MEM中已经存了一幅压缩之后的图像。随后图像压缩模块向基带芯片发出中断信号，基带芯片在从图像处理模块接收了当前预览图像的最后一部分数据并送LCD显示后，将响应该中断，从 JPEG_MEM中读出JPEG格式图片，存入片外的存储器中。经实际测试可知，基带芯片做一次EMI读取大约需要时间250 ns，因为EMI数据线宽度为16位，所以在此250 ns内基带芯片将从JPEG_MEM中读出2个字节，这样读完所有15 360个字节需要15 360x250/2=1.92 ms。在基带芯片读取JPEG数据之前，其将最后一部分预览数据读出并送LCD显示也需要1 ms左右，至此每帧图像70 ms的帧消隐时间在基带芯片读完JPEG数据后还剩余70-1-1.92=67.08 ms。

　　当基带芯片读完JPEG数据后，将立即准备将数据写入SD卡中。其首先将操作文件链表，在SD卡上为即将写入的JPEG图片分配相应空间，并将这些空间的原内容擦除。因为在写卡和擦卡之后，SD卡需要过一定时间后才能接受新的命令，所以操作文件链表和擦卡比较耗时间，一般需要15 ms左右。在此之后，为了提高写卡速度，基带芯片先将一部分数据(如512字节)利用DMA控制器写入存储器中，这需要的时间为250 nsx512/2=0.064 ms，然后配置SD卡控制器向SD卡发出CMD25(multiply block write conlluand)命令。基带芯片设置每个CMD25向卡写入10个block数据。在接收到SD卡发回的响应后，SD卡控制器将利用DMA接口从 DMA存储器中读出图像数据并同时将数据写入SD卡中。在SD卡控制器写卡的同时，基带芯片将剩余的9个block数据写入DMA存储器。SD卡的时钟频率为24 MHz，为其工作在4根数据线模式时，其传送完所有5 120字节的数据只需要42nsx2x5120=0.43 ms。但是基带芯片写完剩余的9个block需要250nsx512x9/2=0.576 ms>0.43 ms，所以从基带芯片写第1个block开始到SD卡控制器把最后一个block写入SD卡大约需要时间为 0.064+0.576+0.045=0.685 ms。在此之后，SD卡将进入编程状态(programming状态)，这段时间因卡而异，在实际调试中使用的卡一般编程状态会持续5 ms左右。至此基带芯片完成一次5 120字节的写卡需要时间为：15+0.685+5=20.685ms。如前所述每幅JPEG压缩后的320x240的图片大约为15360字节，即30 个block，所以写完一幅图片需要的总时间约为3x20.685=62.055ms，其小于前面计算的67.08ms，所以基带芯片和SD卡控制器可以在每帧图像的帧消隐时间内完成写卡操作。

　　2 DMA控制器的实现

　　2.1 DMA控制器接口

　　为了更准确地描述该DMA控制器的工作流程，其主要接口信号介绍如下。DMA控制器与3部分逻辑的接口为：基带芯片的EMI接口、DMA存储器接口、SD卡控制器。

　　1)与基带芯片的接口 这个接口中，与该DMA控制器关系最密切的信号是host_dma_wr，其为基带芯片送给DMA存储器的写信号，这个信号低电平有效。

　　2)DMA存储器接口 dma_memory_addr为DMA存储器的地址信号。为了能够保存10个block的数据，DMA存储器的容量为2560x16=5120字节，所以dma_memory_addr的位宽为12位;drag_memory_datain为DMA存储器的数据输入端口，位宽为16 位;dma_memory_dataout为DMA存储器的数据输出端口，位宽为16位;dma_memory_wen为DMA存储器的写使能信号，低电平有效。

　　3)SD卡控制器接口 dma_req是SD卡控制器发出的DMA请求信号，高电平有效。其为DMA控制器做速度协调的重要信号，如果其为高则表示SD卡控制器要求与DMA存储器做DMA传送;如果该信号被置低，可能存在两种情况，①可能是本次DMA传送已经完成，②可能是SD卡控制器的读或写卡速度低于其操作DMA存储器的速度，所以SD卡控制器暂停DMA操作;dma_write是SD卡控制器发出的DMA写标志信号。如果其为1表示SD卡控制器在做读卡操作，并准备将读出的数据写入DMA存储器;如果其为0表示SD卡控制器在做写卡操作，并准备从DMA存储器中读取数据;dma_ ack是DMA控制器发给SD卡控制器的应答信号，其相当于DMA传输数据的有效信号;dma_rdata是DMA读模式的数据输出端口，位宽为32 位;dma_ wdata是DMA写模式的数据输入端口，位宽为32位。

　　2.2 DMA控制器的工作流程

　　为了使DMA控制器能更灵活地适应各种操作情况并很好的完成2个操作源(基带芯片、SD卡控制器)的速度匹配功能。下面将分别就multi-ple block write命令(CMD25)和multiple block read命令(CMD18)对该状态机的工作流程进行说明。

　　先将状态机中的几个重要变量做如下说明：

　　dma_num表示在一次多block读(CMD18)或写(CMD25)操作中，要向卡写入或读出多少个字节的数据。在该图像协处理器中，每次读或写卡都要操作10个block数据，所以dma_num将被设置为5 120;

　　dma_in_cnt表示在一次多block写卡操作中，基带芯片已经向DMA存储器中写入了多少个字节的数据;

　　dam_cnt表示在本次多block操作中，SD卡控制器从DMA存储器中读出数据的字节数(DMA读模式)或写入DMA存储器中的数据字节数(DMA写模式)。

　　显然，在该图像协处理器中，每个CMD18和CMD25完成之后，dam_in_cnt和dma_cnt都将与dma_num相等，且均为5 120。

　　2.2.1 multiple block write

　　如前所述，每次multiple block write要向卡写入10个block数据，即10x512=5 120字节。为了提高写卡速度，基带芯片首先向DMA存储器中写入1个block数据，然后向SD卡发出CMD25(multi block write command)。当SD卡控制器发出CMD25并接收到该命令的应答信号后，立即向DMA控制器发出dma_req信号，准备从DMA存储器中读取数据。当DMA控制器监测到dma_req为1且dma_write为0后，将依次进入状态1、状态2、状态3、状态4。在状态4中，其会检查基带芯片的写信号host_dma_wr是否有效，如无效，其将从DMA存储器中读取当前地址的数据，然后再将DMA存储器的地址加1并进入状态5;如 host_dma_wr有效，则DMA控制器将等待一个时钟周期，在下个时钟的上升沿再去判断host_dma_wr的极性，若其失效再读DMA存储器。也就是说基带芯片对DMA存储器的操作有更高优先级，利用这个办法就可以使基带芯片和SD卡控制器可以尽量并行工作以加快写卡速度。在状态5中，DMA读状态机做如状态4的操作，这是因为dma_rdata的数据线宽度为32位，而dma_memory_data-out的数据线宽度是16位，所以必须要读2次DMA存储器再做一次DMA读传送。在状态6中，DMA状态机将向SD卡控制器发出dma_ack(数据使能信号)和dma- rdata[31：0]，随后进入状态7。在状态7中，DMA状态机将做3个重要判断，首先其判断dma-cnt是否等于dma_num，如相等则意味着 SD卡控制器在本次多block操作中已经读取了全部5 120个字节数据，状态机将回到初始状态以准备下一次DMA操作;若不相等，则判断dma_c-nt是否等于dma_in_cnt，若dma_cnt等于 dma_in_cnt，则意味着基带芯片写入DMA存储器的所有数据均已被SD卡控制器读出，DMA存储器已经为空，但数据量还没有达到5 120字节，DMA状态机将进入状态8即等待状态，只有基带芯片写入新的数据后，SD卡控制器才能回到状态4继续读取数据，这个分支主要是应用于SD卡控制器写卡速度快于基带芯片写DMA存储器的情况;若dma_cnt不等于dma_in_cnt，则DMA状态机将检查dma_req信号的极性，如其为 1，状态机将转至状态4读取下一个32位数据，如为0则意味着此时SD卡控制器写卡的速度要慢于DMA读数据的速度，其前面通过DMA接口读出的数据还没有完全写入SD卡，所以SD卡控制器将暂停从DMA存储器中读取数据，DMA控制器的状态机也将在状态7处于等待状态，等待dma_req重新为1。当 dma_req再次为1后，状态机将回到状态4开始新的32位数据的DMA读操作。最后，当第5 119和5 120个字节被从DMA存储器读出后，DMA状态机将在状态7中检查到dma_cnt=dma_num，标志至此，DMA状态机完成了一次DMA读操作的全过程。SD卡控制器将向基带芯片发出中断信号，基带芯片响应该中断后将启动下一个读卡或写卡的命令。其读状态流程图如图2所示。

　　

 

　　2.2.2 multiple block read

　　在该图像协处理器中每次multiple block read要从卡读出10个block数据并将其全部写入DMA存储器当中。当处于初始状态(状态0)的DMA状态机发现dma_req为1且 dma_write信号为1时，即明确SD卡控制器将开始DMA写操作，其将依次进入状态1、状态2、状态3、状态4。在状态1中，DMA状态机会向SD 卡控制器发出dma_ack信号，由于存储器读存在延时，SD卡控制器将在此后的第二个时钟上升沿(即DMA状态机在状态3时)送出dma_wdata。 DMA控制器将dma_wdata暂存一个时钟周期后，会在状态4和状态5中把此32位数据依次写入DMA存储器，dma_memory_addr也将在这两个状态分别加1。在状态7中，DMA控制器也将做2个判断，首先会判断dma_cnt和dma_num是否相等，若相等说明本次 multipleblock read的全部5 120字节数据已经写入DMA存储器中，DMA状态机将回到状态0等待下一次DMA操作指令;若不相等，则判断dma_req是否为1，如果为1则意味着继续做本次DMA写操作，DMA状态机也将回到状态1，开始下一个32位数据的写入;如果dma_req为0则说明SD卡控制器读卡的速度较慢，暂时还没有新的32位数据要写入，DMA状态机也将在状态7处于等待状态，直至dma_req再次为1，状态机才回到状态1，开始写入下一个32位的数据。最后当 DMA控制器在状态7时发现dma_cnt和dma_num相等，意味这本次DMA操作已经完成，SD卡控制器也将向基带芯片发出中断信号，基带芯片响应该中断后将从DMA存储器中读取此5 120字节数据。其写状态流程图如图3所示。

　　

 

　　 3 仿真结果

　　该DMA控制器的核心即为文章第2部分中所述的DMA状态机，现将multiple block read和multiple block write的几个关键时序情况的仿真波形显示如下，dma_now_st则为DMA状态机的状态变量。

　　

 

　　图4(a)所示为一次DMA读刚刚开始时，DMA状态机翻转情况。在dma_req为1后，状态机dma_now_st则依次进入各个状态。在 dma_now_st为状态4时，读出了DMA存储器的地址0中的数据16'h4739，在dma_now-st为状态5时，读出了DMA存储器的地址1 中的数据16'hlf0b，之后在dma_now_st为状态6时，此32位数据在dma_rdata端口被送出;

　　图4(b)所示的是在一次DMA读中，SD卡控制器写卡速度较慢，其暂停DMA读操作的情况。在DMA控制器送出地址12'h394和12'h395中的数据后，SD卡控制器发现DMA读的速度较快，有可能覆盖还未写入卡的数据，所以把dma_req拉低，暂停DMA读;

　　图4(c)所示的是一次DMA读的结尾，此时DMA存储器已经读完了地址0～12'h9ff中的所有5 120个字节的数据，dma_now_st在状态7中监测到dma_cnt已经等于dma_num，所以状态机回到初始状态0。

　　

 

　　图5(a)所示为在一次DMA写刚刚开始时，DMA状态机dma_now_st的工作情况。从图上可清楚看到当dma_now_st处于状态4和状态5时，DMA控制器将dma_wdata端口数据写入DMA存储器的地址0和地址1中。

　　图5(b)所示为在做DMA写时，SD卡控制器读卡速度较慢的情况。当SD卡控制器在dma_now_st为状态1时送出32位数据 32'hb944da21后，其发现已不能在DMA状态机的下一个状态1时送出新的32位数据，所以SD卡控制器将dma_req拉低。

　　图5(c)所示为一次DMA写的结尾，SD卡控制器送出最后一个32位数据32'hf83dea95后，已经读出了所有5 120字节的数据，所以将dma_req拉低。dma_now-st也在向DMA存储器的地址12'h9fe和12'h9ff写完最后两个16位数据后，回到初始状态状态0，至此一次CMD18命令操作完成。

　　4 结束语

　　随着消费者对视觉效果的要求越来越高，也必然要求各种移动终端设备的图像系统功能越来越丰富，性能越来越高，因此图像协处理器的设计也变得更加重要。在此背景下，处于基带芯片和SD卡控制器之间的DMA控制器部分将面临更复杂的工作环境和更高的性能要求。这里所述的DMA状态机能够灵活适应基带芯片操作可能被打断、基带芯片写DMA存储器可能与DMA读相冲突等多种信号时序情况，起到了很好的协调基带芯片和SD卡控制器速度的作用，并使基带芯片和SD卡控制器能够尽量并行工作，使操作SD卡的速度达到210 kB/s，在实际工作中取得了很好的效果。