同步计数器74ls162设计24进制计数器

　　计数器种类

　　1、如果按照计数器中的触发器是否同时翻转分类，可将计数器分为同步计数器和异步计数器两种。

　　2、如果按照计数过程中数字增减分类，又可将计数器分为加法计数器、减法计数器和可逆计数器，随时钟信号不断增加的为加法计数器，不断减少的为减法计数器，可增可减的叫做可逆计数器。

　　计数器应用

　　计数器应用包括通话、短信、数据等类别的记录，并支持用户自主选择清零日期，以及按照类别添加提醒数值，如用户可以选择每月任一一天，或者第一天、最后一天作为记录循环清零日，同时添加通话时长、短信条数、数据流量数量的提醒节点。

　　计数器的应用极为广泛，不仅能用于计数，还可用于分频、定时，以及组成各种检测电路和控制电路。

　　计数器设计前言

　　计数器是数字逻辑系统中的基本部件， 它是数字系统中用得最多的时序逻辑电路，其主要功能就是用计数器的不同状态来记忆输入脉冲的个数。除此以外还具有定时、分频、运算等逻辑功能。 计数器不仅能用于对时钟脉冲的计数， 还可使用于定时、分频、产生节拍脉冲以及进行数字运算等。只要是稍微复杂一些的

　　数字系统， 几乎没有不包含计数器的。通常把满足N=2n的计数器称为二进制规则计数器， 有些数字定时、分频系统中，常需要N≠2n 的任意进制计数器。

　　当我们在设计任意进制计数器 （即计数模不是 2及10）时， 一般采用现有的中规模集成电路（ Medium Scale Integration， MSI）芯片， 通过适当的反馈连接加以实现。而市场上现成的中规模集成电路芯片常见的只有十进制计数器和十六进制计数器，而在实际应用中，如数字钟电路中，却需要二十四进制和六十进制计数器，因此要将现有计数器改造成任意进制计数器。利用MSI芯片进行适当的连接就可以构成任意进制计数，所使用的方法主要有反馈置零法、反馈预置法和级联法。

　　74LS160并行置零法设计24进制计数器电路

　　用 74LS160并行置零法设计 24进制计数器的电路图如图 1所示。此电路的工作原理： 先假设两芯片的置零输入端为 1， 则个位芯片由于计数控制端 ENP = ENT = 1， 故该芯片始终处于计数状态； 而十位芯片的 ENP、ENT连接的是个位芯片的进位控制端 RCO， 只有当个位芯片的计数状态 Q 3Q 2 Q1 Q0为 1001时， RCO 才为 1.十位芯片才能计数。如果没有反馈置零 （即 MR 端恒接高电平 ）则电路是一个 100进制计数器。现在电路中加上了反馈， 当计数状态 （ 00100100） 8421BCD码 = （ 24） 10时， 与非门输出为零。由于 74LS160 属于异步置零， 且复位控制端 MR低电平有效， 所以计数器立即置零。由于电路中的状态 （ 24 ） 10转瞬即逝， 显示不出。故电路的有效状态从 （ 00） 10到 （ 23） 10共 24个， 故此电路为24进制计数器。

　　图1 用74LS160并行置零法设计24进制计数器

　　同步计数器74ls162设计24进制计数器原理图

　　74LS162计数器是十进制计数方式的计数器，且其实同步清零方式。所以设计24进制计数器，则Sn.1=100011的非。

　　注意：

　　1.在文件名必须与VHDL文件中的设计实体名保持一致。

　　2.低位的清零输出端（CO端）要连接高位的使能端。

　　3.低位端和高位端的输出端统一接地或输入置零。

　　4.低位端和高位端的的置数端要统一。

　　74ls162设计24进制计数器

　　采用同步置零 74LS162计数器来设计24进制计数器， 反馈代码必须是 （ 23） 10相应的8421BCD 码为 00100011.由此可见反馈信号应取自十位芯片的 Q1 及个位芯片的 Q1 和 Q0， 相应的与非门应改成四输入端与非门。用 74LS162并行置零法设计 24进制计数器的电路图如图 2所示。

　　图2 用74LS162并行置零法设计24进制计数器

　　74LS162相关文章：74LS162中文资料pdf