第十七讲 译码器

第十七讲 译码器

6.4.1 二进制译码器
一、二进制译码器
二、译码器CT74LS138
1．逻辑图。
2．真值表。
3．逻辑功能：
4．全译码器：
5．功能扩展
6.4.2 二－十进制译码器
一、二一十进制译码器
二、4线一10线译码器CT74LS42
1．逻辑图。
2．真值表。
3．逻辑函数式
4．功能变化

6.4.4 用译码器实现组合逻辑函数
一、实现原理：
二、实例
6.4 译码器
课堂讨论：日常生活中什么地方用到了译码器？
译码是编码的逆过程。
译码：将表示特定意义信息的二进制代码翻译出来。
译码器：实现译码功能的电路。
二进制译码原则：用n位二进制代码可以表示个信号
则，对n位代码译码时，应由 来确定译码信号位数N。
提问：8位电话号码能供多少用户使用？（电话号码为十进制）
6.4.1 二进制译码器
一、二进制译码器：将输入二进制代码译成相应输出信号的电路。

二、MSI译码器CT74LS138
由于它有3个输入端、8个输出端，因此，又称3线一8线译码器。
1．逻辑图。

输入端：A2 、A1 、A0 ，为二进制代码；
输出端： ，低电平有效；
使能端：STA（高电平有效）、 （低电平有效）和 （低电平有效），
且。

2．真值表。
表6.4.1 3线一8译码器CT74LS138的真值表

现代教学方法与手段：用DLCCAI演示MSI 器件74LS138的功能。（5分钟）
3．逻辑功能：
（1）当STA＝0，或+=1时，EN＝0，译码器禁止译码，输出都为高电平1。
（2）当STA＝1且+=1时，EN＝1，译码器工作，输出低电平0有效。
这时，译码器输出由输入二进制代码决定
输出逻辑函数式为

4．全译码器：二进制译码器的输出将输入二进制代码的各种状态都译出来了。因此，二进制译码器又称全译码器，它的输出提供了输入变量的全部最小项。
5．功能扩展：用两片CT74LS138组成4线一16线译码器。（利用使能端）
CT74LS138（1）为低位片，CT74LS138（2）为高位片。并将高位片的STA和低位片的相连作A3，同时将低位片的和高位片 、 相连作使能端E，便组成了4线一16线译码器。工作情况如下。
当E＝1时，两个译码器都不工作，输出都为高电平1。
当E＝1时，译码器工作。
（1）当A3＝0时，低位片CT74LS138(1)工作，这时，输出由输入二进制代码A2A1A0决定。由于高位片CT74LS138（2）的STA＝A3＝0而不能工作，输出 都为高电平1。
（2）当A3＝1时，低位片CT74LS138（l）的=A3=1不工作，输出都为高电平1。高位片CT74LS138（2）的STA＝A3＝1，==0，处于工作状态，输出由输入二进制A2A1A0决定。

6.4.2 二－十进制译码器
提问：若要对8421BCD码进行译码，输出信号应有多少个？
一、二一十进制译码器：将4位BCD码的十组代码翻译成0～9十个对应输出信号的电路。
由于它有4个输入端，十个输出端，所以，又称4线一10线译码器。
二、4线一10线译码器CT74LS42
1．逻辑图。见教材中图6.4.3。
输入端：A3、A2、A1、A0 ，为4位8421BCD码
输出端：，低电平有效。
2．真值表（代码1010～1111没有使用，称作伪码。）

3．逻辑函数式

      由式可知，当输入伪码1010～1111时，输出都为高电平1，不会出现低电平0。因此，译码器不会产生错误译码。
4．功能变化：CT74LS42可作3线—8线译码器：输出不用，并将 作使能端使用。
6.4.4 用译码器实现组合逻辑函数
一、实现原理：
提问： 逻辑函数的标准最小项之和式？
             译码器CT74LS138的输出逻辑函数式？
由于二进制译码器的输出为输入变量的全部最小项，即每一个输出对应一个最小项
Yi=mi（译码器输出高电平）
（译码器输出低电平）而任何一个n位变量的逻辑函数都可变换为最小项之和的标准式

， 的取值为0或1，
因此，用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。
当译码器输出低电平时，多选用与非门；当输出为高电平时，多选用或门。
二、实例

［例6.4.1］试用译码器和门电路实现逻辑函数
         
解：（1）根据逻辑函数选用译码器。
由于逻辑函数Y中有A、B、C三个变量，故应选用3线一8线译码器CT74LS138。
其输出为低电平有效，故选用与非门。
（2）写出标准与—或表达式为

（3）将逻辑函数Y和CT74LS138的输出表达式进行比较。
设A＝A2、B＝A1、C＝A0，比较得
   
（4）画逻辑电路图。

［例6.4.2］ 试用译码器设计一个一位全加器。它能将两个二进制数及来自低位的进位进行相加，并产生和数与进位数。
解：（1）分析设计要求。列出真值表。
设在第i位的两个二进制数相加，设被加数为Ai ，加数为Bi ，来自低位的进位数为Ci-1 。
输出本位和为Si ，向高位的进位数为Ci 。
表6.4.4 全加器的真值表

（2）根据真值表写输出逻辑函数为

（3）选择译码器。
全加器有三个输入信号Ai 、Bi 、Ci-1 ，有两个输出信号Si 、Ci 。
因此选用3线一8线译码器CT4LS138和两个与非门。
（4）将Si 、Ci 式和CT74LS138的输出表达式进行比较。
设Ai＝B2、Bi＝A1、Ci-1＝A0 ，比较后得

（5）画逻辑电路图。