第二十二讲 同步时序逻辑电路的分析方法

第二十二讲 同步时序逻辑电路的分析方法

内容提要
7.1 概述
一、时序电路的定义
二、电路构成
三、分类：
1 同步
2 异步
7.2 时序逻辑电路的分析方法
7.2.1 同步时序逻辑电路的分析方法
一、基本分析步骤
1．写方程式
2．列状态转换真值表
3．逻辑功能的说明
4 画状态转换图和时序图
二、分析举例
［例7.2.1］
1．写方程式
2．列状态转换真值表
3．逻辑功能的说明
4 画状态转换图和时序图
5．检查电路能否自启动
［例7.2.2］
1．写方程式
2．列状态转换真值表
3．逻辑功能的说明
4 画状态转换图和时序图
7.2.2 异步时序逻辑电路的分析方法
应写出时钟方程。
［例7.2.3］
1．写方程式
2．列状态转换真值表
3．逻辑功能的说明
4 画状态转换图和时序图
第7章 时序逻辑电路
内容提要
时序逻辑电路的分析方法
异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理
中规模集成电路的逻辑功能、使用方法和应用
时序逻辑电路的设计方法
7.1 概述

一、定义：时序逻辑电路（又称时序电路）：在任何一个时刻的输出状态不仅取决于当时的输入信号，而且还取决于电路原来的状态。
二、电路构成：
存储电路（主要是触发器，且必不可少）+组合逻辑电路（可选）。
时序逻辑电路的状态是由存储电路来记忆和表示的。

三、分类
根据电路状态转换情况的不同分为：
1．同步时序逻辑电路：
所有触发器的时钟输入端CP都连在一起，在同一个时钟脉冲 CP作用下，凡具备翻转条件的触发器在同一时刻状态翻转。触发器状态的更新和时钟脉冲CP是同步的。
2．异步时序逻辑电路
时钟脉冲CP只接部分触发器的时钟输入端，其余触发器则由电路内部信号触发。因此，凡具备翻转条件的触发器状态的翻转有先有后，并不都和时钟脉冲CP同步。
计数器中，时钟脉冲CP又称为计数脉冲。

7.2 时序逻辑电路的分析方法

时序逻辑电路的分析：根据给定的电路，写出它的方程、列出状态转换真值表、画出状态转换图和时序图，而后分析出它的功能。

7.2.1 同步时序逻辑电路的分析方法

同步时序逻辑电路中，所有触发器都由同一个时钟脉冲信号CP来触发，都对应相同的电平或边沿状态更新。所以，可以不考虑时钟条件。
课堂讨论：现态和次态的时间分割点？
一、基本分析步骤

1．写方程式

（1）输出方程。时序逻辑电路的输出逻辑表达式，它通常为现态的函数。
（2）驱动方程。各触发器输入端的逻辑表达式。即J=？，K=？，D=？
（3）状态方程。将驱动方程代入相应触发器的特性方程中，便得到该触发器的次态方程。时序逻辑电路的状态方程由各触发器次态的逻辑表达式组成。
JK F/F和D F/F的特性方程？

2．列状态转换真值表
将外输入信号和现态作为输入，次态和输出作为输出，列出状态转换真值表。

触发器的逻辑功能的表示方法有哪些？相互转换？特别：与或式→真值表？

3．逻辑功能的说明

根据状态转换真值表来说明电路的逻辑功能。

4．画状态转换图和时序图

状态转换图：电路由现态转换到次态的示意图。
时序图：在时钟脉冲CP作用下，各触发器状态变化的波形图。

二、分析举例

［例7.2.1］ 试分析图7.2.1所示电路的逻辑功能，并画出状态转换图和时序图。

解：分析步骤
由电路可看出，时钟脉冲CP加在每个触发器的时钟脉冲输入端上。因此它是一个同步时序逻辑电路，时钟方程可以不写。
三个JK触发器的状态更新时刻都对应CP的下降沿。
1．写方程式

2．状态转换真值表
由状态方程，可列状态转换真值表。

                    

3．逻辑功能说明
由状态转换真值表，在输入第6个计数脉冲CP后，返回原来的状态，同时输出端Y输出一个进位脉冲。因此为同步六进制计数器。
4．画状态转换图和时序图
⑴ 根据状态转换真值表→状态转换图。
圆圈内表示电路的一个状态，
箭头表示电路状态的转换方向（现态→次态）
箭头线上方标注的X／Y为转换条件，X为转换前输入变量的取值，Y为输出值
由于本例没有输入变量，故X未标上数值。
⑵ 根据状态转换真值表→时序图（或称工作波形图）。

5．检查电路能否自启动
电路应有＝8个工作状态，
只有6个状态被利用了，称为有效状态。
还有110和111没有被利用，称为无效状态。
能够自启动：如果由于某种原因而进入无效状态工作时，只要继续输入计数脉冲CP，电路会自动返回到有效状态工作。
该电路能够自启动。

[例7.2.2] 试分析图7.2.3所示电路的逻辑功能。并画出状态转换图和时序图。

解：分析步骤
1．写方程式

2．列状态转换真值表
由于输入控制信号X可取0，也可取1，因此，应分别列出X＝0和X＝1的两张状态转换真值表。

  

3．逻辑功能说明
在X＝0时，电路为加法计数器；
在X＝1时，电路为减法计数器。
因此，电路为同步四进制加/减计数器。
4．画状态转换图和时序图
可画出X＝0和X＝1时的两个状态转换图。
如用一个状态转换图时，则应在斜线上方标明输入变量X的取值。
画时序图。

7.2.2 异步时序逻辑电路的分析方法

在异步时序逻辑电路中，只有部分触发器由计数脉冲信号源CP触发，而其它触发器则由电路内部信号触发。
因此，应考虑各个触发器的时钟条件，即应写出时钟方程。
各个触发器只有在满足时钟条件后，其状态方程才能使用。否则，状态保持不变。
这是异步时序逻辑电路在分析方法上和同步时序逻辑电路的根本不同点。
［例7.2.3］ 试分析图7.2.5所示电路的逻辑功能。并画出状态转换图和时序图。

解：分析步骤
FF1的时钟信号是由Q0端输出的负跃变信号来触发的，所以是异步时序逻辑电路。
1．写方程式

2．列状态转换真值表

状态方程只有在满足时钟条件后才是有效的。否则将保持不变。

3．逻辑功能说明，
在输入第5个计数脉冲时，返回初始的000状态，同时Y输出一个负跃变的进位信号，因此，为五进制计数器。
4．状态转换图和时序图