AD9854的结构与功能介绍

AD9854的结构与功能介绍

　　AD9854是ADI公司的一款CMOS工艺300MSPS正交的完整DDS芯片。AD9854是一款高度集成的芯片，采用先进的DDS技术，内部集成了300MHz的DDS核（ASVZ系列为300MHz，ASTZ系列为200MHz）、高速高性能双路正交DAC、反辛格滤波器、双路48位频率寄存器、双路14位相位寄存器、4～20倍时钟倍频器、调幅模块和3ps均方根抖动超高速比较器。DDS核内含48位相位累加器和正弦表。当用稳定精密的时钟源作为基准时，AD9854能产生频率和相位非常稳定、幅度编程可调的正弦或余弦信号，可用作通信、雷达和其它许多应用中的捷变LO。

　　AD9854采用3.3V单电源供电，允许电源误差为+5%，最大功耗4.06W。由于整体功耗很大，器件内部控制寄存器设置了可以关断比较器、QDAC、数字部分、PLL、反辛格滤波器等模块的关断位，用户可以将未使用的模块关闭，需要时再打开，减小芯片功耗和发热。AD9854的控制接口采用节省I/O口的2线或3线SPI协议串行接口和100MHz高速并行接口。AD9854片上重要模块介绍如下：

　　（1）DDS核

　　AD9854中的新型高速DDS核提供了48位频率分辨率，在系统时钟300MHz的情况下仍能够精确到1，保持17位即可确保该芯片具有优秀的无杂散动态范围（SFDR），100MHz（）输出下SFDR达到80dB。

　　根据奈奎斯特采样定理，在300MHz系统时钟下，AD9854理论上最高可以输出150MHz的信号，在实际应用中，输出信号达到150MHz时，信号质量很差，幅度衰减非常大，实际可用最高频率大概在130MHz左右。AD9854的输出信号数字调谐频率可以达到每秒1亿次。

　　（2）双路正交DAC

　　AD9854内部有两路DAC——IDAC和QDAC。两路DAC的满量程输出幅度由第56引脚的电阻——中电流决定，最大不超过20mA，当设置满量程电流在20mA时可获得最佳SFDR性能。的电流由下式决定：

　　式中，为输出满量程电流。在输出高频信号时，总谐波失真变得明显，双路DAC的满量程电流更应合理设置以获得最佳SFDR。两路DAC都可以由程序设定是否经过反辛格滤波器。

　　IDAC内部固定于正弦表连接，QDAC可配置为与内部余弦表连接或独立出来，作为一个单独的高速电流DAC使用，此时QDAC的输出幅度由用户写入的12位二进制补码决定。当QDAC不用时可以关断以降低功耗。

　　（3）反辛格滤波器（反sinc滤波器）。

　　DDS是靠高速DAC将模拟正弦信号量化输出的过程，输出信号是由一个一个小台阶构成的。这时信号的频谱为sinc包络，由于DAC的零阶保持效应，输出信号的频谱为sinc包络与脉冲流经过付里叶变换的乘积，所以输出频谱会有遵从sine响应的固有的畸变。反辛格滤波器的频谱响应为反sinc包络，数据经过该滤波器就可以校正sinc包络形的畸变。反辛格滤波器使得宽带信号在低频和高频使得幅度变化不会太大，如QPSK信号。反辛格滤波器能起到稳定幅度的作用，但功耗很大，在300MHz频率下达到400mA以上，且会带来插入损耗。

　　（4）时钟倍频器。

　　AD9854的参考时钟为300MHz，在最大时钟频率下页能够精确到1。但是这是基于所提供的时钟源为高精度时钟源，如何提供这一高精度、高频参时钟是一个不得不解决的问题。

　　有厂商生产这样的振荡器，但性价比太低，一个300MHz的高精度振荡器不比AD9854便宜。而且300MHz的振荡信号还很容易耦合到其他电路中，干扰有用信号。为此，AD9854内设了一个4-20倍可编程时钟倍频器，用户可以外接一个高精度、低频的时钟源，然后经内部倍频后再共给DDS核使用。需要指出的是，AD9854提供两种时钟输入方式——单端输入和双端输入。建议用户将单端时钟经用变压器或时钟芯片（如MC100LVEL16）把单端时钟转换为差分信号再输入到DDS芯片，这样能获得更好的性能。

　　（5）调幅模块。

　　AD9854在内部还集成了调幅模块，可以通过程序设定DAC输出最大幅度。可以通过高速控制器，如FPGA、DSP对信号进行调幅操作，同时可以用此功能软件稳幅。

　　（6）比较器

　　AD9854的片上比较器具有300MHz切换速率、3ps均方根抖动，输出可以用作其他电路的高精度时钟源。

　　4.总结

　　AD9854充分体现了DDS技术的高分辨率、快速转换时间、易于程序控制的特点。AD9854的高性能使得其在诸多场合得以应用，如可编程时钟发生器、雷达和扫描系统的FM线性调频源、测试与测量设备等。