TLC2543工作原理

　　TLC2543是TI公司的12位串行模数转换器，使用开关电容逐次逼近技术完成A/D转换过程。由于是串行输入结构，能够节省51系列单片机I/O资源；且价格适中，分辨率较高，因此在仪器仪表中有较为广泛的应用。

　　内部控制寄存器

　　内部控制寄存器有8 位，其结构格式如表1所示。内部控制寄存器的设定数据为高位导前，内部控制寄存器各个位的基本功能如下：D7~D4：作为片内14 个通道多路选择器的控制位用于11路模拟量和3 个校准电压的选择以及掉电模式的设定。

　　采样过程

　　转换的工作包括二个周期：I/0 周期和转换周期t（conv）。I/0 周期完成对内部控制寄存器的置数和在DATA OUTPUT端数据的输出;转换周期是由I/0 时钟同步的内部时钟来控制。在转换周期开始时，EOC 输出变低;当转换完成时变高，输出数据寄存器锁存。上电后，CS的电平必须从高到低以开始一次I/0 周期。内部控制寄存器被置为零，并且EOC 为低电平。为了对芯片初始化，CS被转为高再到低以开D3、D2：用于转换后数据串行输出位数的选择，共有三位数可供选择：8 位（精度较低，方便单字节串行数据传输）、12 位（标准位数）、16位（低四位为零，便于16位串行数据传输）。

　　D1;为“0”时表示输出数据的最大位导前，为“1”时表示最小位导前。DO：为“0”时表示输出数据是单极性（无符号二进制），为“1”时表示双极性（有符号二进制）。始下一-次I/0 周期。第--次转换结果可能不准确，应忽略。在采样周期中，当对内部控制寄存器进行设定、模拟信号通道确定后，芯片即开始对选定的输入信号进行采样。采样开始于I/O 时钟的第四个下降沿。

　　保持采样方式直到第8、12 或16 个I/O CLOCK 下降沿，当然这取决于对内部控制寄存器有关数据长度的设定。从最后一个I/0 CLOCK 下降沿到EOC的延迟时间之后，EOC 输出端变低表示采样周期已结束，而转换周期开始。在EOC 变低后，所选通的模拟信号端的变化不会影响转换的结果。转换结束后，EOC 信号再次变高，转换结果被存入输出数据寄存器。

　　EOC 的上升沿使转换器返回到复位状态，以便开始新的转换周期。若在转换中CS为无效（即高电平），则当为下降沿，转换数据的第一位即在DATA OUTPUT端，如图2 所示; 若在转换过程中C有效（即低电平），在EOC 的上升沿，当C为低，则转换数据的第一位即出现在DATA OUTPUT 管脚上，如图3所示。

　　掉电方式

　　在掉电方式时，芯片内部处于低电流待机状态。当一个“1110”二进制通道选择地址数在前四个I/0CLOCK 周期内置人输人数据寄存器时，就选择了掉电方式，在第四个I/0 CLOCK 下降沿时被激活。这时芯片不进行转换工作，而是在输出数据寄存器中保持上次转换的结果，直到一个非“1110”的通道选择地址数被置入输入数据寄存器，即选通一个有效的通道时，芯片进入新的A/D 转换的周期中。