来源：《Verilog数字系统设计（夏宇闻）》 阻塞和非阻塞赋值的语言结构是Verilog 语言中最难理解概念之一。甚至有些很有经验的Verilog 设计工程师也不能完全正确地理解：何时使用非阻塞
2021-08-17 16:18:17
6000 嵌入式开发Verilog教程（二）——Verilog HDL设计方法概述前言一、Verilog HDL语言简介1.1 Verilog HDL语言是什么1.2前言在数字逻辑设计领域，迫切需要一种共同
2021-11-08 09:30:31
Verilog HDL语言有什么优越性Verilog HDL语言在FPGA/CPLD开发中的应用
2021-04-23 07:02:03
本帖最后由 IC那些事儿 于 2020-11-30 19:05 编辑
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象
2020-11-30 19:03:38
V I）是促进Ve r i l o g发展的国际性组织。1 9 9 2年， O V I决定致力于推广Verilog OVI标准成为I E E E标准。这一努力最后获得成功， Verilog 语言于1
2018-07-03 05:19:30
需要Verilog语言，1.4.15位二进制加减法器代码急用谢谢:)
2011-04-03 22:10:37
本帖最后由 lee_st 于 2017-10-31 08:45 编辑
Verilog语言入门
2017-10-21 20:57:28
Verilog语言入门，，
2017-09-30 08:56:36
在Verilog语言中向量表示为【high#：low#】，方括号中左边的数总是代表向量的最高有效位。请问，最高有效位有什么作用呢？？？
2013-07-18 21:43:12
Verilog语言练习与讲解
2012-08-15 16:39:47
Verilog语言练习与讲解
2013-03-07 13:32:16
Verilog语言英文教程
2012-08-15 16:47:06
Verilog语言要素
2012-08-16 20:13:43
在看FPGA的资料，有一个关于Verilog语言的问题突然想不明白~{:16:}关于时序的，Verilog中，判断if成立的条件是当前值（感觉是电平式），还是过去值（感觉是时序）？例如：if（a==2） out
2013-03-25 21:31:58
求，verilog语言1，4,15 位二进制加减法器设计的代码急用，谢谢:)
2011-04-03 21:52:44
verilog语言测试文件怎么写，请大神帮忙~~~~
2013-07-15 15:42:51
如何使用verilog语言表示圆周率？
2020-09-11 14:24:25
verilog语言if(!res_n)什么意思？这个if（！res_n）什么意思呢？这个res_n我知道，就是if(！)这个不知道什么意思？
2013-08-24 20:05:55
在贴吧逛了下，发现在FPGA模块上，大部分的编程语言都是verilog，用VHDL的很少，我之前学过的是VHDL，问下，这两种语言什么区别啊，还有必要学习下verilog吗？
2014-02-04 10:32:45
问题：用vhdl语言和Verilog语言和matlab协仿真同一个程序，在modelsim上跑出来的结果不一样。导致时序有问题。网上查了很多资料没有结果。（调用的.m函数一样即输入信号一样）。例子
2015-04-28 09:12:50
1、CMSIS标准及库层次关系基于Context系列芯片采用的内核都是相同的，区别主要为核外的片上外设的差异，而这些差异却导致软件在同内核、不同外设的芯片上移植困难。为了解决不同的芯片厂商生产
2021-08-13 06:37:11
CMSIS标准及库层次关系是什么？
2021-11-29 07:42:27
层次设计，可使用模块实例结构描述任何层次；• 设计的规模可以是任意的，语言不对设计的规模大小施加任何限制；• Verilog HDL 不再是某些公司的专有语言而是 IEEE 标准；• Verilog
2018-09-18 09:33:31
本帖最后由 锆石科技 于 2016-11-15 16:22 编辑
本文档主要包含了 Verilog HDL语言 的八个关键问题它们分别是：① Verilog的抽象级别② Verilog的模块化
2016-08-17 05:56:55
小弟遇到一个问题需要把一句verilog语言用VHDL语言表达出来，语言如下：adc_data_out[15:14]
2014-09-17 10:00:21
本人小菜鸟，开始学FPGA的时候学的Verilog语言，后来因为课题组前期的工作都是VHDL就该学VHDL了。最近听了几个师兄的看法，说国内用VHDL的已经很少了，建议我还是坚持用Verilog，小菜现在好纠结，请问到底应该用哪种语言呢？望各位大神指点！
2015-07-08 10:07:56
用verilog语言编写PwM生成模块
2016-05-16 13:41:22
定义了标准的Verilog仿真器和模拟解算器之间的互动。而且，Verilog-AMS语言从诞生开始，就是为常用的物理系统的建模，而不仅是为电路网络的建模而创造的。原作者：碎碎思
2022-10-14 14:48:23
在本篇里，我们讨论 Verilog 语言的综合问题，Verilog HDL (Hardware Description Language) 中文名为硬件描述语言，而不是硬件设计语言。这个名称提醒我们
2021-07-29 07:42:25
VHDL语言和verilog语言有何区别
2019-03-28 06:52:52
VHDL语言和verilog语言有何区别
2019-03-29 07:55:09
X-HDL:软件简介—SoftWare Description: X-HDL v3.2.55 VHDL/Verilog语言翻译器
一款VHDL/Verilog语言翻译器。可实现VHDL和Verilog语言的相互智能化转化。这分别是windows、linux、solaris版本。
2006-03-25 12:00:47
355 本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构 ，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语
2006-03-27 23:44:08101 (This introduction is not part of IEEE Std 1364-2001, IEEE Standard Verilog® Hardware
2009-07-18 11:02:120 本书简要介绍了Verilog硬件描述语言的基础知识，包括语言的基本内容和基本结构 ，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握语言
2009-07-20 11:36:350 本参考手册详细描述了Accellera为使用Verilog硬件描述语言在更高的抽象层次上进行系统的建模和验证所作的扩展。这些扩展将Verilog语言推向了系统级空间和验证级空间。SystemVerilog
2009-07-22 12:14:44187 采用 Verilog HDL 语言在Altera 公司的FPGA 芯片上实现了RISC_CPU 的关键部件状态控制器的设计,以及在与其它各种数字逻辑设计方法的比较下,显示出使用Verilog HDL语言的优越性.关键词
2009-08-21 10:50:0569 本书简要介绍了Verilog 硬件描述语言的基础知识，包括语言的基本内容和基本结构，以及利用该语言在各种层次上对数字系统的建模方法。书中列举了大量实例，帮助读者掌握
2010-07-02 14:55:51124 什么是Verilog HDL？
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统
2009-01-18 14:53:263678 
摘 要：通过设计实例详细介绍了用Verilog HDL语言开发FPGA/CPLD的方法，并通过与其他各种输入方式的比较，显示出使用Verilog HDL语言的优越性。
2009-06-20 11:51:281857 
基于Verilog的顺序状态逻辑FSM的设计与仿真
硬件描述语言Verilog为数字系统设计人员提供了一种在广泛抽象层次上描述数字系统的方式，同时，为计算机辅助设计工具
2010-02-04 09:32:411665 
Verilog HDL语言简介
1．什么是Verilog HDLVerilog HDL是硬件描述语言的一种，用于数
2010-02-09 08:59:333609 VHDL和Verilog HDL语言对比
Verilog HDL和VHDL都是用于逻辑设计的硬件描述语言，并且都已成为IEEE标准。VHDL是在1987年成为IEEE标准，Verilog HDL
2010-02-09 09:01:1710317 在我国使用Verilog HDL的公司比使用VHDL的公司多。从EDA技术的发展上看，已出现用于CPLD/FPGA设计的硬件C语言编译软件，虽然还不成熟，应用极少，但它有可能会成为继VHDL和Verilog之后，设计大规模CPLD/FPGA的又一种手段。
2011-03-12 11:21:201685 Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个简明的快速参考指南 Verilog 黄金参考指南并不是要代替IEEE 的标准Verilog 语言参考手册它不像
2011-12-26 15:03:060 verilog硬件描述语言课程讲义
2012-05-21 15:01:2933 本资料是关于夏宇闻老师优秀的verilog教程课件，其中包括verilog讲稿PPT、verilog课件、verilog例题等。
2012-09-27 15:00:49469 Verilog HDL语言的IEEE标准，2005年版
2015-11-06 16:52:2758 Verilog硬件描述语言参考手册，Verilog语法内容介绍
2015-11-12 17:20:370 基于verilog语言的数字频率计设计基于verilog语言的数字频率计设计基于verilog语言的数字频率计设计基于verilog语言的数字频率计设计
2015-12-08 15:57:230 Verilog HDL硬件描述语言
有需要的下来看看
2015-12-29 15:31:270 本章介绍Verilog HDL语言的发展历史和它的主要能力。verilog相关教程材料，有兴趣的同学可以下载学习
2016-04-25 16:09:3214 本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Verilog硬件描述语言中的两种数据类型。verilog相关教程材料，有兴趣的同学可以下载学习。
2016-04-25 16:09:3216 VHDL语言编程学习Verilog硬件描述语言
2016-09-01 15:27:270 Verilog HDL硬件描述语言，感兴趣的小伙伴们可以瞧一瞧。
2016-11-11 11:20:1111 Verilog语言练习与讲解2，感兴趣的小伙伴们可以瞧一瞧。
2016-11-10 15:29:361 Verilog语言练习与讲解1，感兴趣的小伙伴们可以瞧一瞧。
2016-11-10 15:29:362 Verilog语言入门，感兴趣的小伙伴们可以瞧一瞧。
2016-11-10 15:29:365 本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Verilog硬件描述语言中的两种数据类型。
3.1 标识符
2017-02-11 17:01:071713 
基于FPGA Verilog-HDL语言的串口设计
2017-02-16 00:08:5935 详细介绍了verilog语言，很容易看懂，并配有示例
2017-05-03 09:09:570 Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。而C语言是一门通用计算机编程语言，应用广泛。
2017-12-08 16:43:3011804 Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
2018-03-23 11:46:0494153 
学习verilog最重要的不是语法，“因为10%的语法就能完成90%的工作”，verilog语言常用语言就是always@（），if~else，case，assign这几个了。
2018-03-26 14:06:002678 
当前最流行的硬件设计语言有两种，即 VHDL 与 Verilog HDL，两者各有优劣，也各有相当多的拥护者。VHDL 语言由美国军方所推出，最早通过国际电机工程师学会（IEEE）的标准，在北美
2019-09-15 12:31:008232 
Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。
2019-03-08 14:29:1212093 Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。
2019-09-27 07:09:001518 
Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性
2019-07-13 11:04:022660 本文档的主要内容详细介绍的是基于Verilog硬件描述语言的IEEE标准硬件描述语言资料合集免费下载：1995、2001、2005;SystemVerilog标准：2005、2009
2020-06-18 08:00:0010 Verilog HDL简称Verilog，它是使用最广泛的硬件描述语言。
2020-03-22 17:29:004355 IEEE标准。
这两种语言都是用于bai数字电子系统设计的硬件描述语言，而且都已经zhi是 IEEE 的标准。 VHDL 1987 年成为dao标准，而 Verilog 是 1995 年才成为标准
2020-06-17 16:13:1112910 本文主要阐述了verilog中端口的三种类型及verilog语言入门教程。
2020-08-27 09:29:2810284 的是硬件描述语言。最为流行的硬件描述语言有两种Verilog HDL/VHDL，均为IEEE标准。Verilog HDL具有C语言基础就很容易上手，而VHDL语言则需要Ada编程基础。另外Verilog
2020-09-01 11:47:094002 
年，Synopsis公司为Verilog开发了综合工具。1995年，Verilog成为IEEE的一个标准。Verilog 适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述。
2020-09-11 17:24:0012 年，Synopsis公司为Verilog开发了综合工具。1995年，Verilog成为IEEE的一个标准。Verilog 适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述。
2020-10-27 15:58:0016 Verilog 黄金参考指南并不是要代替IEEE 的标准Verilog 语言参考手册它不像IEEE 的标准手册提供了Verilog 完整正式的描述相反黄金参考指南以一种方便的参考格式解答了在Verilog 的实践应用过程中经常遇到的问题
2021-02-02 16:19:000 本Verilog 硬件描述语言参考手册是根据IEEE 的标准“Verilog 硬件描述语言参考手册1364-1995”编写的。OVI （Open Verilog International） 根据
2021-02-05 16:24:0072 利用Verilog_HDL语言设计出租车计费器案例。
2021-04-09 16:22:1661 1364-2001，即所谓的Verilog-2001。与过去的标准相比，它包含了很多扩展，克服了原来标准的缺点，并引入了一些新的语言特征。2005年，IEEE发布了1364-2005标准，称为Ve
2021-06-21 14:46:089664 知乎上刷到一个问题，问性能最强的编程语言是什么？看到高赞回答到是Verilog，然后在评论区就引发了一场Verilog到底算不算编程语言的争论，我觉得比较有意思，所以就也打算唠唠这个事情。 趁着最近
2021-08-23 14:30:495558 SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充
2021-09-28 17:12:332803 要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。
2022-07-07 09:54:481124 IEEE Standard for Verilog
Hardware Desc<x>ription Language
2022-08-08 14:42:091 FPGA 设计的硬件语言Verilog中的参数化有两种关键词：define 和 paramerter,参数化的主要目的是代码易维护、易移植和可读性好。
2022-12-26 09:53:10676 ）和连线（wire）息息相关。Verilog便具有将ASM图表和电路框图用计算机语言表达的能力，本文将讲述Vivado综合支持的Verilog硬件描述语言； Verilog提供了行为化和结构化两方面的语言结构，描述设计对象时可以选择高层次或低层次的抽象等级。使用V
2022-12-29 10:30:093387 Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构
2023-05-22 15:52:42557 
Verilog HDL是一种用于数字系统设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型也称为模块。Verilog HDL既是一种行为描述的语言也是一种结构
2023-05-22 15:53:23531 
要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中，教师和教材都过于强调Verilog语言的硬件特性和可综合特性。将Verilog语言的行为级语法
2023-05-25 15:10:21642 
要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中，教师和教材都过于强调Verilog语言的硬件特性和可综合特性。将Verilog语言的行为级语法
2023-05-25 15:10:44576 
Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL
2023-08-29 15:58:290 Verilog是一种硬件描述语言，用于描述数字电路的行为和结构。与其他编程语言相比，Verilog具有与硬件紧密结合的特点，因此其接口机制也有一些与众不同之处。本文将详细介绍Verilog与其他编程
2024-02-23 10:22:37145
正在加载...
电子发烧友App
工商网监
评论