了解基于Zynq的嵌入式系统的研究

针对传统嵌入式系统教学中的问题，提出将Zynq平台作为嵌入式系统的教学改革实践平台。采用全新的课程体系结构，以工程实践训练为导向，驱动学生自主完成课程学习和实践活动。教学实践表明，基于Zynq平台完成嵌入式系统设计是非常重要的。它不仅巩固了学生的基础理论，而且培养了学生的工程实践能力，同时提高了学生整体嵌入式系统开发能力。

1 课程改革提出的背景
随着大量的IP（Intellectual Property）组件被集成到SOC （All Programmable SOC）上，嵌入式系统设计越来越复杂。同时，随着设计工具、设计方法的不断发展，嵌入式系统中软件和硬件的界限已经很模糊。然而，传统的ARM嵌入式系统课程理论高度分散，结构不断更新。学生学习起来难度较大，难以在短时间内形成一个简单明确的知识体系。随着大数据、智能物联网时代的到来，未来的嵌入式系统“软件”和“硬件”将根据应用的要求，变成一个全面可编程的系统。整个系统将在单芯片内按照特定的需求来设计硬件平台和软件应用。这种全面可编程的实现过程，充分体现了软件串行执行和硬件逻辑并行执行的完美结合、软件和硬件的协同调试、软件和硬件的协同设计。为了培养全面可编程的嵌入式工程师，本文结合我系开设“片上系统设计”的教学与实践经验，提出几点基于Zynq的嵌入式系统教学改革措施。

2 课程改革的具体措施
2.1 创新的教学平台
Zynq 是一款基于Xilinx Zynq-7000 AP SOC平台的低成本开发板。这款开发板可以实现基于Linux, Android, Windows or other OS/RTOS 操作系统的设计。此外，开发板上丰富的扩展接口使得用户可以方便的访问可编程逻辑和处理器系统。Zynq-7000器件是最新半导体技术、计算机技术和电子技术的一个结合体。它将基于两个ARM Cortex-A9处理器的快速处理器系统与业界速度最快、最高级的 28nm FPGA 架构相结合，搭配多个高速串行收发器以及包含两个每秒 100 万次采样模数转换器的片上模拟处理模块。Zynq-7000 AP SOC 的核心是双核硬化实现的 ARM Cortex-A9微处理器。

两个ARM Cortex-A9处理器之间通过AXI (Advanced eXtensible Interface) 的互联机制与片上存储器、SDRAM和闪存存储器以及外设模块进行通信，这些硬化模块构成了Zynq-7000 AP SOC 处理器系统部分，即PS（Processing System）。每个 CPU 都是一个 Cortex A9 处理器，带有专门的 NEON 协处理器（媒体和信号处理架构，增加了面向音频、视频、3D 图形、影像和语言处理的指令）和双精度浮点单元。片上PS通过多个AXI 端口连接到 Zynq 器件的片上可编程逻辑，即 PL（Programmable Logic）。在Zynq架构的两大关键组件之间形成了极为高效的耦合。可编程逻辑可由用户配置，并通过“互连”模块连接在一起，从而可提供用户定义的任意功能，以扩展处理器系统的性能和功能。一系列互连模块相互配合，可根据应用需求在逻辑模块间路由信号。可编程逻辑软件工具可将 RTL 应用编译到位文件中，然后将该文件载入可编程逻辑中用以配置可编程逻辑的功能。