8051中断系统结构及中断控制 - 51单片机有几个中断源?

　　8051中断系统结构及中断控制：

　　8051单片机有五个中断请求源，四个用于中断控制的寄存器IE.IP.TCON和SCON，用于控制中断的类型，中断允许，中断起停和各种中断源的优先级别。

　　五个中断源有两个优先级，每个中断源可以编程为高优先级或低优先级中断，可以实现二级中断服务程序嵌套。8051的中断源包括：

　　INT0，INT1引脚输入的外部中断源

　　三个内部的中断源，即定时器T0的溢出中断源，定时器T1的溢出中断源和串行口的发送/接收中断源。关于内部中断源我们以后再讲，今天我们先学习外部中断源。

　　从INT0，INT1引脚输入的两个外部中断源和它们的触发方式控制位锁存在特殊功能寄存器TCON的低四位，其格式如下：

　　

　　IE1，即TCON.3：

　　外部中断INT1请求标志位。当CPU检测到在INT1引脚上出现的外部中断信号时，由硬件置位IE1=1，请求中断。CPU执行中断服务程序后，IE1位被硬件自动清0.

　　IT1，即TCON.2：

　　外部中断INT1请求类型，触发方式控制位，由软件来置1或清0，以控制外部中断1的触发类型。

　　IT1=0，外部中断1被设置为电平触发方式，当引脚INT1输入低电平时，置位IE1，申请中断。CPU在每个机器周期的S5P2期间采样INT1的输入电平，当采样到低电平时，置IE1=1。采用电平触发方式时，输入到引脚INT1的外部中断源必须保持电平有效，直到该直到程序被CPU响应。同时，在该中断服务程序执行完之前，外部中断源有效电平必须被撤销，否则将产生，另一次中断。

　　IT1=1，外部中断1被设置为边缘触发方式，CPU在每个机器周期采样引脚INT1的电平。如果相继的两次采样中，一个周期采样到引脚INT1为高电平，接着下一个周期采样到引脚INT1为低电平，INE1由硬件自动清0.因为每个机器周期采样一次外部中断输入电平，外部中断源输入的高电平和低电平时间必须保持12个振荡周期以上，才能保证CPU检测到负跳变信号，即下降沿。

　　IEO，即TCON.1：外部中断请求标志位。IE0=1时，外部中断0向CPU请求中断，当CPU响应外部中断后，IE0由硬件清0。

　　ITO，即TCON.0：外部中断0触发方式控制位。IT0=0，外部中断0被设置为边沿触发方式。IT0=1时，外部中断0被设置为边电平发方式。其功能和IT1类似。

　　中断控制：除特殊功能寄存器TCON和SCON中某些位与中断有关外，还有两个特殊功能寄存器IE和IP专门用于中断控制。

　　中断允许IE：

　　

　　8051单片机中，特殊功能寄存器IE位中断允许寄存器，控制CPU对中断源总的允许或禁止以及每个中断源是否允许中断。其格式为：

　　EA：中断总允许位。EA=1，CPU允许中断;EA=0，CPU禁止所有的中断请求。

　　ES：串行中断允许位。ES=1，允许串行口中断；ES=0，禁止串行口中断。

　　EX1:T0溢出中断允许位。ET0=1，允许T0中断；ET0=0，禁止T0中断。

　　EX0：：外部中断允许位。EX0=1，允许外部中断0中断；EX0=0，禁止外部中断0中断。

　　8051系统复位后，IE中各位均被清0，即禁止所有中断。

　　中断优先级设定寄存器IP。8051单片机具有两个中断优先级，每个中断源可编程为高优先级中断或低优先级中断，并可实现二级中断嵌套。高优先级中断源可中断正在执行的低优先级中断服务程序；

　　同级或低优先级的中断源不能中断正在执行的中断程序。为此，在8051中断系统中，内部有两个优先级状态触发器，它们分别指示出CPU是否在执行高优先级或低优先级中断服务程序，从而分别屏蔽所有的中断申请和同一级的其他中断源申请。

　　特殊功能寄存器IP为中断优先级寄存器。

　　

　　各中断源优先级的控制位，用户可用软件设定。其格式如下

　　PS：串行中断优先控制位。PS=1，设定串行口为高优先级中断；PS=0，为低优先级。

　　PT1:T1中断优先控制位。PT1=1，设定定时器T1为高优先级中断；PT=0，为低优先级。

　　TX1：外部中断1中断优先级别控制位。PX1=1设定外部中断1为高优先级中断；PC1=0，为低优先级。

　　PT1:T1中断优先控制位。PT1=1，设定定时器T1为高优先级中断；PT1=0，为低优先级。

　　PT0:T0中断优先控制位。PT1=1，设定定时器T0为高优先级中断；PT0=0，为低优先级。

　　PX0：外部中断中断优先控制位。PX0=1，设定INT1为高优先级。PX0=0，为低优先级。

　　8051复位后，IP低五位全部清0，将所有中断源设置为低优级中断。

　　如果几个同优先级的中断源同时向CPU申请中断，哪一个申请得到服务，取决于它们在CPU内部动登记排队的序号。CPU通过内部硬件查询登记号，按自然优先级决定优先响应哪个中断请求。自然优先级按从高到低的顺序依次为：外中断0，定时器0，外中断1，定时器1，串行中断。