简化采用BPSK（二进制相移键控）和差分BPSK调制（也称为PRK，相位反转键控或2PSK）的传输（transmit-only）解决方案设计。
2019-09-21 08:46:00
6029 
锁相环英文名称PLL（Phase Locked Loop），中文名称相位锁栓回路，现在简单介绍一下锁相环的工作原理。
2023-04-28 09:57:314377 
本文是关于相位噪声建模、仿真和传播在锁相环中的应用的第三部分。文章介绍了相位噪声的理论和测量方法，并探讨了相位噪声的分析与建模过程。
2023-10-27 11:42:47569 
PLL(锁相环)电路原理是什么？
2022-01-21 07:03:37
设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL 理论以及逻辑开发过程。本文介绍PLL设计的简易 方法，并提供有效、符合逻辑的方法调试PLL 问题。 仿真如果不在特定条件下进行
2018-10-22 09:45:08
图解实用电子技术丛书，介绍锁相环(PLL)电路设计与应用，供大家参考
2016-06-21 22:51:39
电荷泵锁相环的基本原理是什么？电荷泵锁相环的噪声模型与相位噪声特性是什么？电荷泵锁相环的相位噪声与环路带宽关系是什么？
2021-06-07 06:57:53
概述：LTC6946是一款全集成型 VCO 的高性能、低噪声、6.39GHz 锁相环 (PLL)，它包括一个基准分频器、具锁相指示器的相位-频率检测器 (PFD)、超低噪声充电泵、整数反馈分频器和 VCO 输出...
2021-04-13 06:31:10
锁相环，而他们都是属于软件锁环的范畴。在电力仿真软件中，一般都有PLL模块，只需要将该模块应用一下即可实现锁相环的功能，即该模块可输出系统相角。其实，所谓的PLL模块就是实现上面说的这么一团东西的，在
2015-01-04 22:57:15
ADI是高性能模拟器件供应商，在锁相环领域已有十多的的设计经验。到目前为止，ADI的ADF系列锁相环产品所能综合的频率可达8GHz，几乎能够涵盖目前所有无线通信系统的频段。ADF系列PLL频率合成器
2018-10-31 15:08:45
ADI是高性能模拟器件供应商，在锁相环领域已有十多的的设计经验。到目前为止，ADI的ADF系列锁相环产品所能综合的频率可达8GHz，几乎能够涵盖目前所有无线通信系统的频段。ADF系列PLL频率合成器
2018-11-06 09:03:16
锁相环控制频率的原理锁相环频率自动跟踪-------用锁相环可以确保工作在想要的频率点上如何理解以下两段话？鉴相器是相位比较装置， 它把输入信号和压控振荡器的输出信号的相位进行比较， 产生对应
2022-06-22 19:16:46
对于锁相环部分一直有个疑问：1）鉴相器是根据输入信号和输出信号的相位差来输出一个电压，通过LP后，控制压控振荡器的频率输出2）假如输入鉴相器的频率不同，那么电路是如何根据相位差来判断频率之间的差值呢？也就是相位差与频率差之间的关系是怎样的？ 有木有相关的资料可以参考？或是请大牛们解释下，多谢啦
2017-07-27 09:03:46
本帖最后由 gk320830 于 2015-3-7 20:18 编辑
锁相环的原理,特性与分析所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL 表示。
2008-08-15 13:18:46
第十七章IP核之PLL实验PLL的英文全称是Phase Locked Loop，即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程
2022-01-18 09:23:55
锁相环的频率与反馈的频率相等，但是有相位差，譬如输入与反馈都是15Mhz，但相位差30°，怎么调节相位呢？
2015-06-18 08:09:01
本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑
锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、鉴相器(PD) 三
2011-12-21 17:35:00
锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号
2022-01-11 06:34:28
锁相环使两个波型相位相同， 当上电时有时两个波相位相同，有时不同是什么原因？急需要答案
2016-03-16 20:57:29
如题，AD9957的锁相环一直失锁，不用锁相环输出点频信号时正常的，用了锁相环后，PLL_LOCK信号一直为低，sync_clk输出信号也不是稳定的周期信号，环路滤波器的值有点误差，因为现有的器件没有那么精确的电容电阻值，问下锁相环的控制除了控制CFR3之外还有别的要注意的么？
2018-12-10 09:30:24
Actel FPGA PLL锁相环的最大能达到几倍频几分频？我在网上查了一下有人说是20倍频，10分频，但是我没有在芯片手册里面找到资料，想要确认一下。
2014-12-04 11:25:15
在我们设计工程中我们会用到100M，500M等时钟，如果我们的晶振达不到我们就需要倍频，再上一个文档中我们了解到了分频，可是倍频我们改怎么做了，这里我们就用了altera的IP核锁相环。今天我们将去
2019-06-17 08:30:00
说，上货。
锁相环使用教程
锁相环是我们比较常用的IP核之一。PLL的英文全称是Phase locked loop即锁相环，是一种反馈电路。具有分频、倍频、相位偏移和占空比可调的功能。在XILINX
2023-06-14 18:09:08
LabVIEW锁相环（PLL） 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环
2022-05-31 19:58:27
原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者
2021-11-04 08:57:18
的步长。 PLL系列产品有几种不同尺寸可供选择从0.866英寸x 0.63英寸到小至0.5英寸x 0.5英寸。整数N和分数N低相位噪声紧凑的尺寸RFS4300A-LF锁相环RFS4500A-LF锁相环
2021-04-03 17:00:58
概述：SC9256是SILAN半导体公司生产的一款锁相环（PLL），大规模集成电路数字调谐系统（DTS），内置2个预分频系数。所有功能都通过3根串行总线控制。这些大规模集成电路，用于配置高性能的数字调谐系统。它采用贴片16脚封装和双列16脚封装。
2021-05-18 06:51:23
概述：SC9257是杭州士兰微电子生产的一款数字调谐系统锁相环（PLL FOR DTS）。该SC9257是锁相环（PLL）的LSI数字调谐系统（DTS）与内置的2模数预分频器。所有功能都通过3根串行
2021-05-18 07:27:48
信号源的任何应用的理想选择，并且利用微带或陶瓷谐振器拓扑结构可提供出色的相位噪声性能。测试仪器雷达系统SFS10500H-LF锁相环SFS10625H-LF锁相环SFS10640H-LF锁相环
2021-04-03 17:05:46
实验原理：1.PLL概念 PLL的完整英文拼写为Phase-Locked Loop。即相位锁定的环路，也就是常说的锁相环。锁相环在模拟电路和数字电路系统中均有广泛的使用，很多的MCU芯片如STM32
2017-01-05 00:00:52
（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RFIN)F0的相位进行比较，如图1所示。图2中有一个在
2019-10-02 08:30:00
什么是锁相环 (PLL)？一个锁相环PLL电路通常由哪些模块组成？
2022-01-17 06:01:54
使用ADIsimPLL（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RFIN)F0的相位进行比较，如图1所示
2019-01-28 16:02:54
本文设计了一种宽频率范围的CMOS锁相环(PLL)电路，通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路，有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。设计了
2019-07-08 07:37:37
需要从哪几方面去分析电荷泵锁相环系统的相位噪声特性？ 才能得出系统噪声特性的分布特点以及与环路带宽的关系。
2021-04-07 07:11:48
你好，下面提供的是模拟锁相环（PLLYSCM）的自定义实现。器件采用相位频率检测器（PFD）作为相位比较器和基于开关电容Δ∑调制器的压控振荡器。低通滤波器只需要很少的外部电容器和电阻器
2018-11-07 17:06:05
全数字锁相环的设计及分析 1 引 言 锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路，即系统进入锁定状态(或同步状态)后，震荡器的输出信号与系统输入信号之间相差为零，或者保持为常数
2010-03-16 10:56:10
=rgb(0, 66, 118) !important] 锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频
2019-03-17 06:00:00
，它们的贡献是控制环路以及任何频率转换的函数。这会在尝试评估组合相位噪声输出时增加复杂性。本文基于已知的锁相环建模方法，以及对相关和不相关贡献因素的评估，提出了跟踪不同频率偏移下的分布式PLL贡献的方法。
2019-08-02 08:35:04
、锁相环频率合成器的基本工作原理锁相环(PLL)是一个相位误差控制系统，通过将输入信号与压控振荡器(VCO)输出信号之间的相位进行比较，产生相位误差电压经处理后去调整压控振荡器的相位。当环路锁定时，输入信号
2018-09-06 14:32:13
简介设计并调试锁相环(PLL)电路可能会很复杂，除非工程师深入了解PLL理论以及逻辑开发过程。本文介绍PLL设计的简易方法，并提供有效、符合逻辑的方法调试PLL问题。仿真如果不在特定条件下进行仿真
2017-03-17 16:25:46
控制用微处理器的主要性能有哪些？处理器在调频（FM）调谐器中的应用是什么？数字调谐系统有哪些性质？怎样去设计一种基于PLL（锁相环）合成器的数字调谐系统？
2021-08-17 07:03:36
堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。Div20PLL Port(clock : in std_logic; --80M local clkflow
2012-01-12 15:29:12
数字锁相环设计源程序PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率.目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF
2009-12-18 10:37:37
最全面最权威的锁相环PLL原理与应用资料非常经典的资料
2022-12-02 22:39:56
有没有人用过频率能达到300M以上的集成锁相环PLL，急求推荐！！
2015-07-30 17:09:19
求助PLL 锁相环器件选型指导：1） output: Single End clock2） Work Clock: 1Ghz
2018-09-03 11:49:29
大家好，我的课题是要用FPGA做一个高精度锁相环。这个数字锁相环的工作原理为：正弦模拟信号通过低通滤波器后，经过模数转换器（ADC）转化为数字信号，与NCO（数控振荡器） 的输出信号相乘后滤波，从而
2016-08-15 11:31:56
频率源可以说是一个通信系统的心脏，心脏的好坏很大程度上决定着一个机体的健康状况，而锁相环又是频率源的主要组成部分，因此性能优异的锁相环芯片对于通信系统来说是非常重要的。锁相环的相位噪声对电子设备
2019-06-25 06:22:21
详细介绍了具有外部VCO的完整12GHz，超低相位噪声分数N锁相环（PLL）的设计。它由高性能小数N分频PLL（MAX2880），基于运算放大器的有源环路滤波器（MAX9632）和12GHz VCO
2018-12-10 09:50:52
。本文就将为大家介绍在DSP系统中如何有效避免噪声和EMI产生，对其中的电源隔离和锁相环进行介绍。 电源隔离和锁相环 如何实现最佳供电是控制噪声和辐射的最大挑战。动态负载开关环境很复杂，包括的因素
2018-11-30 17:14:11
本文介绍了电荷泵锁相环电路锁定检测的基本原理，通过分析影响锁相环数字锁定电路的关键因子，推导出相位误差的计算公式。并以CDCE72010 为例子，通过实验验证了不合理的电路设计或外围电路参数是如何影响电荷泵锁相环芯片数字锁定指示的准确性。
2021-04-20 06:00:37
您好，我们目前在做一个调频连续波的雷达，DDS输出50~60MHz，使用ADI的锁相环ADF4108 96倍频至4.8GHz~5.8GHz，扫频周期4ms，点频测试时锁相环的相位噪声还可
2018-08-16 07:18:19
您好！ 请问ADI是否这样的锁相环芯片，在外参考输入时钟不关的情况下，开关锁相环芯片，锁相环输出时钟相位保持一致，也就是说只要输入参考不变，开关锁相环芯片，输出时钟相位保持不变，若变，变化范围是多大， 若无此类锁相环芯片，请问ADI是否有此类问题的解决方案。 十分感谢！！
2018-08-31 11:00:43
所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称
2008-08-15 12:41:05
332 锁相环常见问题解答:1 AD公司锁相环产品概述2 PLL主要技术指标21 相位噪声22 参考杂散23 锁定时间3 应用中常见问题31 PLL芯片接口相关问题311 参考晶振有哪些要求
2009-09-27 15:43:3495 Skyworks Solutions 的 SKY72302-21 是一款锁相环，频率为 400-6100 MHz，相位噪声 -80
2023-06-12 17:22:25
Skyworks Solutions 的 SKY74038-21 是一款锁相环，频率为 100-2600 MHz
2023-06-12 17:24:47
Skyworks Solutions 的 SKY72301-22 是一款锁相环，频率为 100-1000 MHz，相位噪声 -96
2023-06-12 17:29:24
Skyworks Solutions 的 SKY72300-362 是一款锁相环，频率为 100-2100 MHz，相位噪声 -91
2023-06-12 17:30:57
--- 现代电子系统和设备都离不开相位噪声测试的要求，因为本振相位噪声影响着调频、调相系统的最终信噪比，恶化某些调幅检波器的性能;限制频移键控(FSK) 和相移键控(PSK)
2010-10-08 15:44:4825 锁相环原理
锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以
2007-08-21 14:46:044879 锁相环CD4046应用
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、
2009-03-18 15:11:182024 
锁相环(PLL),锁相环(PLL)是什么意思
PLL的概念
我们所说的PLL。其
2010-03-23 10:47:486005 频移键控 (FSK)和相移键控 (PSK) 调制方案广泛用于数字通信、雷达、RFID以及多种其他应用。
2012-11-02 11:02:495837 利用锁相环的等效噪声模型，重点分析电荷泵锁相环系统的相位噪声特性，得出系统噪声特性的分布特点以及与环路带宽的关系。
2012-11-22 10:44:4716470 如何设计并调试锁相环(PLL)电路 pdf
2016-01-07 16:20:080 也许你也会跟我一样认为典型数据表中的某些规格难以理解，这是因为其中涵盖了一些你不太熟悉的隐含惯例。对许多RF系统工程师而言，其中一种规格便是锁相环（PLL）中的相位噪声。当信号源被用作本机振荡器（LO）或高速时钟时，相位噪声性能对满足系统要求起到了重要作用。
2017-04-08 08:08:016632 
PLL（Phase Locked Loop），也称为锁相环路（PLL）或锁相环，它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。
2017-05-22 10:11:408672 
利用相移键控（PSK）与频移键控（FSK）的调频传输方案 以节省电力，并保持气道清晰，FM广播芯片可以用作载体上，载波关闭来传输数据。就像一个框UART数据包，由于没有信号的无效状态和信号的存在开始
2017-09-12 19:32:454 如何在 Arria 10 中实现 I/O 锁相环 (PLL) 动态相移
2018-06-20 04:56:003156 
通过演示简要介绍锁相环(PLL)中可实现的领先相位噪声和杂散性能。
2019-05-21 06:23:005321 的相位变换，提出了一种基于锁相环（PLL）的QPSK调制器。由于采用了三输入异或门和求和电路，该系统中的锁相环电路不同于传统的锁相环电路。利用这些附加组件，所提出的PLL在QPSK信号中提供连续的相位变化。因此，当使用所述电路时，传输QPSK信号所需的带宽
2020-05-15 08:00:003 基于FPGA的二进制相移键控设计方案
2021-05-28 09:36:5011 锁相环路是一种反馈控制电路，简称锁相环（PLL,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。
2022-03-29 09:54:5511472 PLL是指锁相环，是一种用于控制频率和相位的电路，它可以将一个输入信号的频率和相位转换成另一个输出信号的频率和相位，从而实现频率和相位的控制。
2023-02-14 17:19:516947 锁相环 (PLL) 在当今的高科技世界中无处不在。几乎所有商业和军用产品都在其运行中使用它们，相位（或 PM）噪声是一个主要问题。
2023-02-21 17:44:39913 pll锁相环倍频的原理 PLL锁相环倍频是一种重要的时钟信号处理技术，广泛应用于数字系统、通信系统、计算机等领域，具有高可靠性、高精度、快速跟踪等优点。PLL锁相环倍频的原理涉及到锁相环，倍频器
2023-09-02 14:59:241508 PLL和DLL都是锁相环，区别在哪里？ PLL和DLL都是常用的锁相环（Phase Locked Loop）结构，在电路设计中具有广泛的应用。它们的共同作用是将输入信号和参考信号的相位差控制在一定
2023-09-02 15:06:311532 pll锁相环的作用 pll锁相环的三种配置模式 PLL锁相环是现代电子技术中广泛应用的一种电路，它的作用是将一个特定频率的输入信号转换为固定频率的输出信号。PLL锁相环的三种配置模式分别为
2023-10-13 17:39:481102 什么是锁相环？PLL和DLL都是锁相环区别在哪里？ 锁相环（Phase Locked Loop，PLL）是一种基于反馈的控制系统，用于提供稳定的时钟信号。它可以将参考信号的相位与输出信号的相位进行
2023-10-13 17:39:53667 )常作为电力系统中的一种重要控制策略。三相锁相环(PLL)是一种基于锁相环原理的控制系统，它能够将输入的三相电压信号转化成可用于控制其他系统的数字信号。 三相锁相环(PLL)的作用是使得输出电压与输入电压之间保持恒定的相位差，这样可以得到一个相对稳定的输出电压。
2023-10-13 17:39:56482 锁相环(PLL)基本原理 当锁相环无法锁定时该怎么处理的呢？ 锁相环(Phase Locked Loop, PLL)是一种电路系统，它可以将输入信号的相位锁定到参考信号的相位。在锁相环中，反馈回路
2023-10-23 10:10:151353 锁相环在相位检测中的应用 锁相环（PLL）是一种电子技术中广泛应用的电路，用于调整一个输出信号的相位来精确匹配一个参考信号。锁相环在各种不同的应用领域都有着广泛的应用，例如通信系统、控制系统、测量
2023-10-29 11:35:19356 如何用锁相环恢复载波同步信号？ 锁相环（PLL）是一种电路，可用于恢复和跟踪输入信号的频率和相位。PLL常用于电信、通讯和控制系统中，以恢复和跟踪载波同步信号。本文将介绍锁相环如何恢复载波同步信号
2023-10-30 10:56:38356 锁相环是保证相位一致，还是相位差一致？锁相环的输入输出相位一致吗？ 锁相环（PLL）是一种回路控制系统，用于保持输出信号的相位与参考信号的相位之间的恒定关系。简单来说，锁相环的目的是保证相位一致
2024-01-31 15:45:48202
电子发烧友App
工商网监
评论