- 嵌入式快闪存储器（Flash Memory）技术

3 阵列结构与工作原理

3.1 改进型SSI结构存储单元的工作原理

为实现电路存储单元的读写擦工作，需要设置不同工作电压，其工作电压及工作原理见图6。



单元的编程：在单元的漏源加5V电压，在编程栅上加12V电压耦合到浮栅上，控制栅上电压为1．5V，电子从源端出发，在CG控制的沟道中加速，产生热电子，在浮栅下发射到浮栅上，完成电路的编程，约200个沟道电子可产生一个热电子。编程后的单元的阈值电压为2V。

单元的擦除：在单元的漏源加5V电压，控制栅与编程栅上加-7V电压耦合到浮栅上，在浮栅与漏端间的隧道氧化层达到一定的电场强度，产生隧道电流，浮栅失去电子完成单元的擦除，擦除时间约0．1s-1．Os，擦除后的单元的阈值电压为-2V。

数据的读出：在单元的漏源加2V电压，编程栅电压为OV，控制栅电压为2V，由于控制栅与浮栅的耦合率(＜10％)大大低于编程栅与浮栅的偶合率，因此依据浮栅中电荷的信息经小信号放大器读出存储的数据，我们设计的0．5μm的Cell“1”电平时读出电流可达70μA。

3．2 存储单元的阵列结构

我们在电路的设计中采用了VGA(Vietual Ground Array)阵列结构来缩小版图面积，见图7，图8与图9分别为W0／W1存储单元的读写擦方式。









4 工艺特点

开发该存储单元主要目的是用于嵌入到其它ASIC电路中去，因此要求工艺较为简单，与普通0．5μm CMOS标准工艺兼容性好。我们开发的工艺包括HVNMOS、HVPMOS器件内整体工艺只比普通CMOS电路多三次光刻，分别是高压NWELL、高压MOS管选择氧化与Fowler-Nordheim N+埋层注入，工艺实现、开发难度低，电路易于集成、嵌入。表2为主要工艺流程，其中黑体部分为在普通CMOS工艺基础上增加的工艺。

表2 嵌入Flash电路的工艺流程

p-／p+外延片→预氧、长Si3N4→光刻、腐蚀、注入、形成HVNWELL→光刻、腐蚀、注入形成NWELL→去Si3N4、注入形成PWELL→制作有源区→N管场区光刻、注入→场氧→Vt调整→高压管栅氧→隧道区选择光刻→隧道氧化→生长多晶I→多晶I电阻注入→光刻、注人多晶I低阻区→多晶Ⅱ光刻、腐蚀→擦除洁、HVNMOS DDD光刻、注入→逻辑电路CMOS栅氧→生长多晶Ⅱ→多晶Ⅱ→光刻、腐蚀→P-LDD光刻、注入→N-LDD光刻、注入→P—SD光刻、注入→N-SD光刻、注入→SILICIDE选择光刻、腐蚀→介质生长、平坦化→接触孔光刻、腐蚀→铝I布线→介质生长、平坦化→通孔光刻、腐蚀→铝Ⅱ布线→介质生长、平坦化→压焊孔光刻、腐蚀

5 干扰与可靠性

5．1 存储单元与电路设计的可靠性问题

存储单元的阈值电压是擦写及读出过程的函数，因此要优化擦写过程的工作条件，提高工艺质量，特别是隧道氧化层、双多晶内氧化层在高场强下的质量与寿命，降低氧化层中陷阱(trap)的产生。图10是0．5μm单元在擦写循环后的阈值电压的变化。