S3C2410相关寄存器设置 - ARM嵌入式的VGA接口制作

4 S3C2410相关寄存器设置

　　以分辨率为640×480、刷新频率为60 Hz、16位彩色显示模式为例，根据图3所示VGA接口同步信号时序，介绍S3C2410中LCDCON1～LCDCON5寄存器的设置。

　　4.1 LCDCONl寄存器

　　LINECNT：行计数器的状态位。只读，不用设置。

　　CLKVAL：确定VCLK频率的参数。公式为VCLK=HCLK／[(CLKVAL+1)×2]，单位为Hz。笔者所用的硬件系统HCLK=100 MHz，640×480的显示屏需要VCLK=20 MHz，故需设置CLKVAL=1。

　　MMODE：确定VM的改变速度。在此选择MMODE=O，为每帧变化模式。

　　PNRMODE：确定扫描方式。选择PNRMODE=0x3，为TFT LCD面板扫描模式。

　　BPPMODE：确定BPP(每像素位数)模式。在此选择BPPMODE=0xC，为TFT 16位模式。

　　ENVID：数据输出和逻辑信号使能控制位。选择ENVID=1，为允许数据输出和逻辑控制。

　　4.2 LCDCON2寄存器

　　VBPD：确定帧同步信号和帧数据传输前的一段延迟时间，是帧数据传输前延迟时间和行同步时钟间隔宽度的比值，，VBPD=t3／t6=1.02 mS／31.77μs=32。

　　LINEVAL：确定显示的垂直方向尺寸。公式：LINEVAL=YSIZE-1=479。

　　VFPD：确定帧数据传输完成后到下一帧同步信号到来的一段延迟时间，是帧数据传输后延迟时间和行同步时钟间隔宽度的比值，，VFPD=t5／t6=0.35 ms／31.77μs=11。

　　VSPW：确定帧同步时钟脉冲宽度，是帧同步信号时钟宽度和行同步时钟间隔宽度的比值。，VSPW=t2／t6=0.06 ms／31.77μs=2。

　　4.3 LCDCON3寄存器

　　HBPD：确定行同步信号和行数据传输前的一段延迟时间，描述行数据传输前延迟时间内VCLK脉冲个数，，VBPD=t7×VCLK=1.89 μs×25MHz=47。

　　HOZAL：确定显示的水平方向尺寸。公式HOZAL=XSIZE-1=639。

　　HFPD：确定行数据传输完成后到下一行同步信号到来的一段延迟时间，描述行数据传输后延迟时间内VCLK脉冲个数，，HFPD=t9×VCLK=0.94 μs×25 MHz=24。

　　4.4 LCDCON4寄存器

　　HSPW：确定行同步时钟脉冲宽度。描述行同步脉冲宽度时间内VCLK脉冲个数，，HSPW=3.77μs×25 MHz=94。

　　4.5 LCDCON5寄存器

　　VSTATUS：垂直方向状态。只读，不用设置。

　　HSTATUS：水平方向状态。只读，不用设置。

　　BPP24BL：确定显示数据存储格式。此处设置BPP24BL=0x0，为小端模式存放。

　　FRM565：确定16位数据输出格式。此处设置FRM565=0x1，为5：6：5格式输出。

　　INVVCLK：确定VCLK脉冲有效边沿极性。根据屏幕信息确定，此处选择INVVCLK=0xl，VCLK上升沿到来时数据传输开始。

　　INVVLlNE：确定HSYNC脉冲的极性。由图3可知，为负极性，设置INVVLINE=0x1选择负极性脉冲。

　　INVVFRAME：确定VSYNC脉冲的极性。由图3可以看出，为负极性，故设置INVVFRAME=0x1选择负极性脉冲。

　　INVVD：确定数据输出的脉冲极性。根据屏幕信息确定，此处设置INVVD=0x0选择正极性脉冲。

　　INVVDEN：确定VDEN信号极性。根据屏幕信息确定，此处设置INVVDEN=0x0为正极性脉冲。

　　INVPWREN：确定PWREN信号极性。根据屏幕信息确定，此处设置NVPWREN=0x0为正极性脉冲。

　　INVLEND：确定LEND信号极性。根据屏幕信息确定，此处设置INVLEND=0x0为正极性脉冲。

　　PWREN：PWREN信号输出允许。设置PWREN=0xl，允许PWREN输出。

　　ENLEND：LEND输出信号允许。设置ENLEND=0x1，允许LEND输出。

　　BSWP：字节交换控制位。根据各自需要设置，此处设置BSWP=0x0，禁止字节交换。

　　HWSWP：半字交换控制位。根据各自需要设置，此处设置HWSWP=0xl，使能半字节交换。

　　5 讨论

　　S3C2410处理器能够驱动24位颜色模式的VGA接口，但当处理器数据总线负载过大时，显示效果就不太理想。具体分析所需数据带宽如下：

　　S3C2410处理器工作在640×480×60 Hz×24位(分辨率为640×480、刷新频率为60 Hz、24位色彩)模式下的数据带宽为：640×480×60×4／(1 024×1 024)=70.3MB／s(24位颜色实际占用32位数据量)，这些数据都需要利用DMA方式通过系统的数据总线从SDRAM中获得。而S3C2410 处理器在100 MHz的总线频率下，32位内存的峰值带宽是100×32／8=400MB／s，实际带宽也就100～200 MB／s。那么70.3 MB／s的显示数据对于S3C2410处理器过于沉重了，显示器的屏幕经常会出现短暂的黑屏。这是因为系统总线太忙，LCD扫描式接口的数据跟不上，扫描时钟的频率暂时变慢导致CRT显示器的同步信号不符合规范所致。若用16位颜色模式，则数据带宽减为640×480×60×2／(1 024×1 024)=35.2MB／s。实际测试中，工作在16位颜色模式下，可以正常显示60 Hz下的640×480的VGA图形。

　　6  总结

综上分析，如果要支持高分辨率和高刷新率的显示，需要比较大的数据带宽，对处理器的频率和总线频率要求较高。本设计可以完全支持16位色彩下640×480×60 Hz显示模式的CRT显示，并且如果采用LCD作为显示界面，LCD对刷新率的要求和CRT显示器不同，LCD可以在刷新率为30 Hz的情况下正常显示。