- 基于AXI总线的DMA控制器的设计

基于ASIC的考虑#e#

　　基于ASIC的考虑

　　关于总线

　　根据AMBA协议，AHB总线支持字节、半字和全字操作。因此DMA控制器在这点上符合AHB协议的要求。DMA控制器默认32位数据线，因此需要根据读写地址以及读数据操作类型将读入的数据放入32位的FIFO中，写出的时候再根据地址和写数据的操作类型将数据从FIFO中放到写数据总线上。如字节操作时，根据读地址从读到的一个字的数据中选取合适的字节放到FIFO中的最低字节；写的时候从FIFO最低部分取数，根据写地址将此字节放到写数据相应的部分，其余位补零。

　　作为ASIC而言，一般情况下，三态只用于输入输出的管脚上。即使是总线在芯片内部也是将读数据线与写数据线分开使用的。本设计秉承这一原则，将读写数据线分开。

　　作为DMA传输，地址的变更需要灵。有时候读写地址需要增加，有时候地址需要不变。当增加的时候，也要根据传输的类型决定地址增加1、2或4。

　　关于复位

　　复位是ASIC设计中最容易出问题的一环。DMA控制器主要有两种复位方式，一种是上电复位，即异步复位，另一种是软件复位，即同步复位。

　　异步复位通过将全部D－触发器的Reset端接到复位信号线上，无需时钟就可以实现的复位。一般情况下在上电的时候作一次。而根据功能的需要，当系统出现故障，或软件需要强行中止一次DMA传输的时候，则需要软件通过配置寄存器实现复位功能。此时就需要同步复位。

　　关于综合

　　由于DMA控制器工作在高速总线上，总线时钟最高可以达到200Ｍ，故在做前端设计的时候要特别注意。

　　以优先级判断为例。优先级判断本质就是16个数字比大小。为了使时间复杂度最小，不采取经典的“冒泡排序”，而是对半排序法。这样比较4次就可以得到需要的数据。四级ＭＵＸ对于低频而言不算很困难，但是对于高频而言，为了能够满足时序要求，就需要在第二次比较之后插入一组触发器。

　　结语

　　本文讨论了一种基于AMBA总线的DMA控制器的IP核设计，结合这个实际的设计，讨论了IP复用技术的设计方法。这个设计不依赖于具体的FPGA或ASIC型号或工艺，因此其可移植性被大大增加。另一方面本设计综合出来的DMA控制器是20K门，比起ＡＲＭ公司的DMAＣ控制器的68K门，在面积方面也有很大的优势。

　　IP复用技术越来越成为嵌入式系统的发展趋势。这种设计方法顺应了超大规模集成电路的发展潮流，必将成为这一领域发展的方向。