PSoC嵌入式系统设计的三大优势

　　1.2.1 PSoC 发展概述

　　当今世界，嵌入式处理器无处不在。在过去三十年间，由于一方面，市场要求不断地降低嵌入式系统的成本，另一方面要求嵌入式处理器处理及控制能力不断提高这样两个因素的推动，嵌入式处理器的功能变得越来越复杂。所以，当半导体市场出现越来越多的片上可编程系统，设计者就不会感到奇怪了。这种PSoC 其实质就是将CPU、模拟和数字子系统集成在单芯片上。最典型的，是世界著名的半导体厂商——美国Cypress 公司，率先在单芯片上实现了完整的模拟和数字系统的集成，其典型的代表作即PSoC1 、PSoC3 和PSoC5。

　　特别值得一提的是，PSoC3 和PSoC5 片上可编程系统，由于在芯片内部分别集成了业界流行的8051 CPU 硬核和ARM Cortex-M3 CPU 硬核，使其受到业界的高度关注。以PSoC 芯片和PSoC Creator2.0 软件开发工具为代表的硬件设计平台和软件设计工具，引领着未来嵌入式系统设计的发展方向。

　　其设计方法的核心就是，以不同的数字和模拟IP 核“积木块”为中心的“系统级”设计，这种设计方法所体现出来的是对未来嵌入式设计者所要求的“重基础”和“宽专业”的要求。因为，这种PSoC 具有很高的集成度，所涉及的知识内容也比较多，这就是“宽专业”；而要完成PSoC 的设计，又要求设计者有非常好的基础理论知识，这就是“重基础”。

　　作为新的嵌入式系统的设计平台，使用PSoC 进行嵌入式系统设计具有以下三个方面的优点。

　　（1）定制

　　基于PSoC 嵌入式系统的设计人员可以很灵活地选择所要连接的外设和控制器。因此，设计人员可以设计出一个独一无二的外设，这个外设可以直接和总线连接。对于一些非标准的外设，设计人员很容易使用PSoC 内嵌的通用数字块（Universal Digital Block，UDB ）阵列实现对非标准外设的定制。比如，设计人员很容易在PSoC 上设计出多个UART 接口的嵌入式系统，而这些在传统的8051 单片机和嵌入式系统是无法实现的。因此，在PSoC 平台中，向这样类似的配置是很容易实现的。

　　（2）降低元件成本

　　由于基于PSoC 平台的嵌入式系统的功能多样性，以前需要用很多元件才能实现的系统，现在可以使用一个PSoC 芯片实现。比如，辅助I/O 芯片或协处理器与现有的处理器之间的连接。这样减少在设计中所使用的元件的数量，不但可以降低元件的成本，而且可以大大缩小电路板的尺寸，提高系统的可靠性。

　　（3）硬件加速

　　选择PSoC 的一个重要的原因就是，PSoC 能在硬件和软件之间进行权衡，使嵌入式系统达到最大的效率和性能。比如，当算法是嵌入式系统软件性能的瓶颈时，一个使用定制的协处理器引擎能用来实现算法，这个协处理器通过专用的，低延迟的通道与嵌入式处理器连接。使用现代的硬件设计工具，很容易将软件瓶颈转向硬件处理。

　　下面通过表1.2 详细说明它们在软件和硬件设计上的区别。

　　表1.2 PSoC5 和专用的基于ARM Cortex-M3 的微控制器芯片的区别

　　综合上述，PSoC 是一个MCU，但是是一个高度的硬件和软件可编程的MCU。在PSoC 的平台上充满了设计的创意。

　　1.2.2 PSoC 设计方法

　　1.2.2.1 设计背景

　　一个典型的嵌入式系统由下面三个主要模块构成：

　　处理器；

　　数字（外设和逻辑）；

　　模拟（用于与传感器和控制器的物理接口）。

　　系统根据硬件接口要求，由三个模块连接构成硬件平台。然后，在这个硬件设计上，“构建”软件，来执行所要求的处理和控制功能。

　　按照传统的设计方法，一旦定制的“软件”和“硬件”开始运行，对这个设计需要进行修改或更新时，就成为一件令设计者异常痛苦的事情。众所周知，这是一件耗钱和耗时的工作。

　　嵌入式系统设计者，希望支持其嵌入式系统设计的工具和元件能够支持甚至最后几分钟的重要变化。这样，使得它们能从容地面对这种变化，更加对设计充满信心。当然设计应该充分地利用工业标准的“生态设计”，查一查相关资料就知道“生态设计”对未来嵌入式系统设计是多么重要。嵌入式系统设计发展到今天，设计者应该充分利用众多的嵌入式开发社区和标准的工具。充分利用这些资源可以少让你走弯路，学会站在巨人的肩膀上工作，这样你将享受到嵌入式设计带来的乐趣。

　　这些挑战其实可以归结为一个事实，即较长的设计周期，较高的市场要求变化概率和不同的需求。众所周知，一点点设计变化，都将使得设计周期延长。缩短设计周期，不但拥有了财富上的优势，而且降低了不确定性，提供了早期消费者提供的反馈信息，当你拥有这些信息，对产品快速改进时，产品就成为市场的领导者。

　　1.2.2.2 IP 核复用技术

　　PSoC 设计，本质上就是在单芯片内部，将不同功能的IP 核连接在一起，以满足不同的应用要求。现在的PSoC 设计，规模巨大而且功能复杂，设计人员不可能从头开始进行设计。现在采用的方式是，在设计中尽可能使用现有的功能模块，当没有现成的模块可以使用时，设计人员才需要自己花时间和精力设计新的模块。

　　EDA 设计人员把这些现成的模块通常称为IP（intellectual Property ）核。IP 核来源主要有三个方面：

　　前一个设计创建的模块；

　　SoC 生产厂商的提供；

　　第三方IP 厂商的提供。

　　IP 核是具有知识产权核的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。

　　到了SoC 阶段，IP 核设计已成为片上可编程系统解决方案厂商中非常重要的任务，其所能提供的IP 核的资源数目，体现了厂商的实力。对于可编程SoC 芯片，其提供的IP 核越丰富，用户的设计就越方便，其市场占用率就越高。目前，IP 核已经成为系统设计的基本单元，并作为独立设计成果被交换、转让和销售。

　　从IP 核的提供方式上，通常将其分为软核、硬核和固核这3 类。从完成IP 核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用使用性最高。

　　（1）软核

　　软核在EDA 设计领域指的是综合之前的寄存器传输级（RTL ）模型；具体在FPGA 设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP 核应用最广泛的形式。比如：可以使用HDL 语言在PSoC 芯片内部，通过UDB 资源生成设计者定制的外设控制器。

　　（2）固核

　　固核在EDA 设计领域指的是带有平面规划信息的网表；具体在SoC 设计中可以看做带有布局规划的软核，通常以RTL 代码和对应具体工艺网表的混合形式提供。将RTL 描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是IP 核的主流形式之一。

　　（3）硬核

　　硬核指经过验证的设计版图；具体在PSoC 设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护知识产权的要求，不允许设计人员对其有任何改动。IP 硬核的不许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。比如：典型的PSoC3 内部集成了8051CPU 硬核，PSoC5 内部集成了ARM Cortex-M3 CPU 硬核。

　　1.2.2.3 设计重用技术

　　“设计重用”是PSoC 设计中一个非常重要的设计思想，“设计重用”比“IP 核复用”具有更高的设计灵活性。这个思想的提出，使得嵌入式系统设计方法进入到一个崭新的阶段。当然，这是众多半导体厂商的最高理想境界。很多年前，“设计重用技术”就已经提出来作为一个正在完成项目（从时间和预算方面）的一个必要的部分。这并不是一个新的思想，设计重用的目的就是使得不需要修改一个设计（或者尽可能少的修改），就可以使该设计可以在不同的平台之间运行和实现。实际上，到目前为止，设计重用都没有完全实现，通常的做法是单纯的硬件（微处理器核，可重用的IP 核外设，硬件加速器等）或者软件（RTOS ，协议栈，实时库等）的复用，而不是全部软件和硬件的复用。

　　设计重用的思想非常吸引人，但是目前的标准的解决方式仅仅是迫使在项目的另一部分加入“定制”的开发，这不能根本上解决问题。

　　使得IP 核重用利益最大化的方法是将软件和硬件作为“同等地位”的“合作者”，不需要使得软件或硬件的任何一方需要了解对方的具体实现过程。实现这个目的的方法是，在定义硬件IP 核的时候，顺便也要考虑到软件和开发工具，这样在应用程序和硬件之间的接口就非常方便、高效，同时，彼此不需要“深入了解对方”。

　　Cypress 的PSoC Creator 开发平台很好地实现了设计重用的思想，并将其变为现实，即在生成硬件IP 时，也同时提供了相应所需要的软件API 函数，这样使得设计更容易运行，以更快的速度完成，更加容易维护和便携。

　　当使用HDL 语言开发IP 核时，对其进行综合、仿真、验证、编写测试平台、编写文档。那么应该为IP 核的使用者在IP 核开发工具中提供相同的工具，这个工具就是当用户在他的设计中例化所需要使用的IP 核时，为每个例化的IP 核生成相应的API 函数。

　　PSoC3/5 由嵌入式的处理器（8051 或Cortex-M3）、可编程的数字阵列和高精度的模拟资源构成。PSoC Creator 软件充分地显示出其强大的设计重用功能，即硬件模块或者元件能通过使用API 函数进行封装，来简化软件代码的开发，同时加速设计过程。

　　PSoC Creator 提供原理图捕获接口，在原理图界面内，设计者通过从模拟和数字元件库中拖拽元件来创建设计。一个元件由一个在原理图界面内可见的符号或者其他原理图的实现来构成。当设计者建立（build）设计时，软件就根据元件的名字产生相应的API 函数。

　　PSoC Creator 内的元件都是参数化的，那些重要的设置选项，比如UART 中的流控制和波特率，通过参数化图形设置很容易将那些不必要的功能根据设置选项从实现中删除。

　　下面给出一个例子来说明IP 核设计和软件API 函数的“定制”。如图1.2 所示，使用PSoC Creator 软件工具创建UART_1 和UART_2 两个例化的IP 核。UART_1 支持tx 和rx，中断模式，硬件的发送使能信号tx_en 信号（用于RS-485） ；而UART_2 是一个简单的实现，即在轮询方式下输出数据流。在后一种情况下，PSoC Creator 不创建用于读数据、中断，检查Rx 状态和缓冲区管理的API 函数，这样可以减少混乱和错误的产生。

　　

　　图1.2 API 函数的定制

　　通过参数化的设置，PSoC Creator 也支持交叉结构。比如在PSoC5 的UART 有较大的缓冲区，并且从GetBufferSize（） 中返回值，比如可选择是一个字符或者一个短值（8 位1-255，32 位1-65535），同时保证其在8051 结构中是有效的。如图1.3 所示，通过使用宏定义中断例程，允许在任何编译器中使用相同的代码。在系统的头文件中定义了宏，比如在8051 编译器中（ARM 的Keil）识别定义“_C51_”，并且将中断关键字添加到函数定义中。对于ARM GNU 编译器（CodeSourcery），“_GNUC_ ”定义保证删除不必要的关键字。

　　

　　图1.3 中断代码的重用