- 嵌入式开发硬件平台的基础部件说明

一个处理器系统可能使用多条总线来连接设备。高速设备可以连到高速总线上，而低速设备连到低速总线上，通过一个被称为桥的逻辑电路使得总线可以互连。

使用这样的总线配置主要考虑到以下几个原因：

(1) 高速总线通常提供较宽的数据连接。

(2) 高速总线通常要更昂贵的电路和连接器，可以通过使用较慢的、比较便宜的总线来降低低速设备成本。

(3) 桥允许总线独立操作，因此可以在I/O操作中提供并行性。

在高速总线和低速总线之间的总线桥是高速总线的受控器，是低速总线的主控器。桥从高速总线上获取指令并将其传到低速总线，将结果从低速总线传到高速总线上。

嵌入式最常用的有四大总线有I2C总线、SPI总线、CAN总线、USB总线。

I2C总线

IIC总线，是INTER-IC串行总线的缩写。INTER-IC原文大意是用于相互作用的集成电路，这种集成电路主要由双向串行时钟线SCL和双向串行数据线SDA两条线路组成，由荷兰菲利浦公司于80年代研制开发成功。

IIC总线在传送数据时其速率可达100kbps，最高速率时可达400kbps，总线上允许连接的设备数主要决定于总线上的电容量，一般设定为 400pF以下。I2C总线主要在微处理器的控制之下，因此通常称微处理器是I2C总线的主机。习惯上总称受控设备及功能电路为I2C总线的从机。这种主 机与从机之间的连接通常是在总线的输出端，而输出端的电路结构为IIC总线的从机。这种主机与从机之间的连接通常是在总线的输出端，而输出端的电路结构又 总是开漏输出或集电极开路输出。 通常数据传送要由主机发出启动信号和时钟信号，向所控从机发出一个地址、一个读写位和一个应答位，其中地址位为7位数据，在实际控制中，一般一次只能传送 一个8位数据，并以一个停止位结束。

在实际应用中，往往被传送的数据位数会超过8位，也就是说总会有多字节传送，这时必须在传送数据地址结束后再传送一个副地址。因此，被传送的字节没有限制，但每一个字节后面必须有一位应答位。应答位通常被设定在低电平，当应答位处于高电平时，指示被传送的数据已结束。

在I2C总线的控制系统中，有时从机也可以是多台微处理器，在多台微机同时工作时，它们对总线的控制也由相似于时钟的同步方式进行仲裁，也就是说时钟的同 步与仲裁过程是同时进行的，不存在因是主机而有优先权次序。不同速度的从机可以接在同一I2C总线上完成相互间数据的传送。高速方式芯片和普通芯片可以混 合于同一I2C总线上。

I2C总线的特点与特性

I2C总线与传统的PWM调宽脉冲相比较，其最大的特点是串行数据线和时钟线都是双向传输线。I2C总线在实际电路的应用中，两根线各自通过一个上拉电阻 连接到电源电压的正极端，当总线空闲时，数据线SDA和时钟线SCL必须保持高电平，同时各接口电路的输出又必须是开路漏极或开路集电极，因此I2C总线 的最大特性是在地址信息传输过程中，即可以是主控器也可以是被控器，或既可以是发射器又可以是接收器，从而为挂在总线上的各集成电路或功能模块完成各自的 功能提供了极大方便。

总线具有十分灵活的运用性，并且还具有多重主控的能力，如多个作为主控器去控制占用总线的电路，都可以根据在I2C总线上进行数据传送的工作状态，被分为 主控发送器、主控接收器、被控发射器、被控接收器。在多重主控能力中，由于总线的仲裁过程，I2C总线的时钟信号将是各试力占用总线的各主控器的时钟信号 的同步组合。所谓仲裁是在多个主控器试图同时控制总线时一个裁决过程，它只允许其中的一个主控器继续占用总线，并保证在整个过程中总线上的数据不会被丢失 或出错误；所谓同步是将两个或多个器件的时钟信号进行处理。

SPI总线

SPI接口的全称是"Serial Peripheral Interface"，意为串行外围接口，是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在 EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。