通过不同数据路径测试 - 主流DSP存储器测试方法学习指南：TI KeyStone

　　3.3 通过不同数据路径测试

　　由于不同的主模块有自己的总线，同一存储器可以被不同的主模块从不同的数据路径访问。例如，DSP 核和EDMA 通过不同的数据路径访问LL2。

　　另外，同一主模块也可以通过不同的数据路径访问同一存储器。例如，DSP 核可以通过cache 或不通过cache 访问DDR 存储器。

　　所有这些不同的数据访问路径都应该被测试程序覆盖。

　　4 KeyStone DSP 上的示例测试工程

　　本节介绍上述测试方法在KeyStone DSP 上实现的例子。相应的测试代码可以从以下网址获得：

　　http://www.deyisupport.com/cfs-file.ashx/__key/telligent-evolution-components-attachments/00-53-01-00-00-10-90-46/Memory_5F00_Test.zip

　　4.1 CCS 工程

　　例子工程的目录结构如图2 所示。

　　图2 例子工程目录结构

　　工程文件在“Memory_Test”目录中。一些通用的初始化代码，如PLL， EDMA， DDR 的初始化在“common”目录中。主要的测试代码在“Memory_Testsrc”子目录中。表2 描述了主要的源文件。

　　表2 例子代码的源文件

　　测试流程由“mem_test_main.c”中的代码控制。基本流程如下：

　　Disable all caches

　　Test LL2 bus

　　Test SL2 bus

　　Test DDR bus

　　Test Local L1 with IDMA

　　Test other core’s L1 with EDMA

　　Enable 32KB L1P cache

　　Test Local L2 with DSP core

　　Test other core’s L2 with DSP core

　　Test Shared L2 with DSP core

　　Test 1KB of external memory with DSP core （just cover the data path）

　　Enable 32KB L1D cache

　　Test Local L2 with EDMA

　　Test Local L2 with DSP core

　　Test other core’s L2 with EDMA

　　Test other core’s L2 with DSP core

　　Test Shared L2 with EDMA

　　Test Shared L2 with DSP core

　　Test external memory with EDMA （cover full external memory space）

　　Test 64KB of external memory with DSP core （just cover the data path and L1D cache）

　　Enable 256KB L2 cache

　　Test other core’s L2 with DSP core

　　Test 512KB external memory with DSP core （just cover the data path and L1D， L2 caches）

　　Test Shared L2 with DSP core through remmapped noncacheable nonprefetchable window

　　本文选自电子发烧友网6月《智能工业特刊》Change The World栏目，转载请注明出处！