dsp模块 - 基于4DSP+FPGA架构数据处理板电路设计与分析

C66xDSP对浮点操作也支持SIMD。增强的向量处理能力加上原有的指令并行等级，DSP 程序员通过应用TI的C/C＋＋优化编译器可以开发出更高级的并行代码。每个核具有独立的32 K数据一级cache和32 K指令一级cache，共享512 K二级cache。C66xDSP存储单元接口支持DDR3 EMIF64内存, 控制单元片内共享4 096 K SRAM存储空间，支持高速串行接口，包括1路SRIO接口、两路PCIe接口、两路SGMII(Serial Gigabit Media Independent Interface)以太网接口等。C66xDSP支持其他低速接口如UART(Universal Asynchronous Receiver/Transmitter)串口，24位寻址宽度的MIF16并行总线、SPI、I2C、GPIOs等。

1.1.2 DDR3内存

每片DSP设计采用4片MT41J128M16HA并联，提供64 bit数据位宽，共1 GB容量。MT41J128M16HA是Micro公司生产的DDR3 SDRAM，规格为16 Meg×16×8 Banks，单片16位宽度，256 MB容量。

1.1.3 Flash数据存储

Flash数据存储采用Spansion公司S29GL01G Flash芯片，16位宽度128 MB字节空间。一部分空间放置BOOT，主要用作存放操作系统的代码以及用户代码、用户配置和用户数据。通过CPLD控制存储系统的启动程序、系统程序和用户程序。DSP只能提供24位地址线，Flash所需的高两位地址线通过CPLD来扩展。CPLD采用Lattice公司的LCMXO2280C芯片，在DSP和其他芯片通讯间实现电平转换功能。

1.1.4 RS232接口

采用2片MAX3232作为RS232接口电平转换芯片，共提供4路RS232接口。DSP和链接器之间连接MAX3232芯片，完成TTL/CMOS电平的UART信号转换成标准的RS232信号输出和标准的RS232信号转换成TTL/COMS电平输入。

1.1.5 SRIO和SPI接口

SRIO接口通过80HCPS1848芯片进行数据交换，实现与FPGA、3个从DSP及客户板通讯。SPI接口实现对AD9516的配置，给ADC提供可变的参考时钟。

1.2 FPGA模块

FPGA模块主要用做高速ADC的算法处理，包含DDR2、SRIO、高速ADC、RS422接口、JTAG/IO等接口部分。FPGA模块如图2所示。

1.2.1 FPGA

FPGA模块设计采用Xilinx公司FPGA芯片XC5VSX95T。XC5VSX95T是Xilinx公司的Virtex-5 SXT系列FPGA器件，带有高级串行连接的信号处理逻辑，相对其他系列拥有更丰富的DSP资源。芯片XC5VSX95T有逻辑模块160×54，最大RAM模块1 120 Kb，DSP48E 640个，CMT时钟管理6个RocketIO，GTP 16个，总IObank 20个，最大使用IO数680个[5]。本电路采用1.2～3.3 V I/O操作电压，14 720 slices，19个bank，640个用户IO，1PCIe，4 MAC，16个GTP，配合外围时钟、复位、FPGA启动加载电路等，为整个模块提供逻辑算法。

1.2.2 数据缓存电路

数据缓存电路由2片Micron公司的MT47H128M16-SDRAM芯片构成，单片容量2 Gb(16 M×16 bit×8 bank)，共512 MB DDR2。该内存芯片14 bit行地址，10 bit列地址，1.8 V供电，最高频率800 MHz，支持突发读写或者突发读单写，支持自刷新，64 ms内刷新8 192次[6]，挂在FPGA上为系统提供数据缓存、协助系统完成多路控制等功能。

1.2.3 RS422接口

采用2片MAX3076完成RS422电平转换，提供2路RS422通信接口，支持单通道全双工，16 Mb/s，3.3 V工作电压，带15 kV ESD(Electro-Static Discharge)保护。

1.2.4 JTAG接口

JATG信号直接由FPGA引出到连接器J30J-31，作为调试及客户指示灯接口。

1.3 RapidIO模块

RapidIO模块为4个DSP及FPGA提供数据交换，同时，对外提供6个x4端口，使整个系统能够通过SRIO数据交换实现通讯。RapidIO模块电平转换功能如图3所示。

选用IDT公司的RapidIO数据交换芯片80HCPS18-48CRMI完成数据电平转换。该芯片是一款高性能RapidIO交换芯片，符合串行RapidIO2.1 协议要求[2]，拥有48路SRIO端口，可配置为12×4、18×2、18×1的端口工作方式，传输速率可为1.25 Gbaud、2.5 Gbaud、3.125 Gbaud、5.0 Gbaud或 6.25 Gbaud；芯片内部交换带宽达到240 Gb/s，提供无阻塞的全双工交换能力，可配置为短潜伏期（latency）的直通转发(Cut-Through)或存储转发（Store-and-Forward）数据流，最大可支持40个同时多点传送（multicast）和发送传递信号（broadcast），同时具有全局路由或本地端口路由。该芯片内核电压1.0 V，IO电压3.3 V，串/并化器电压1.2 V[7]。

1.4 以太网模块

图1中每个DSP均可通过以太网同计算机通信，完成输入输出测试功能。以太网模块如图4所示。