如何保证RISC-V验证设计完整性

开源 RISC-V 处理器架构正在撼动知识产权 (IP) 界和片上系统 (SoC) 领域。人们对它表现出极大的兴趣，并开展了许多行业活动。然而，成功的 RISC-V 核心供应商必须验证其设计完整性的所有方面：功能正确性、安全性、可靠性和可信度。评估潜在 RISC-V 的 SoC 开发人员需要检查其设计完整性标准是否得到完全满足。他们可能希望再运行内核级验证步骤，然后执行额外任务以确保内核已正确集成。可选特性、实现上的灵活性和客户可扩展性，使得 RISC-V 设计的验证尤其具有挑战性。

IC完整性的范围

就在几年前，许多人对采用开源方案实现开放规范处理器架构的想法还不屑一顾。现代处理器设计非常复杂，具有多级流水线、多级缓存、乱序执行、分支预测、推测执行和内存预取等先进功能。除了硬件设计，还需要一个庞大的生态系统。参考设计套件和软件开发平台必不可少。操作系统和应用程序必须移植到新架构。片上系统 (SoC) 行业的很大一部分必须导入新处理器进行设计，并在硅片中对其进行验证。这些挑战确实令人生畏。

然而，RISC-V 架构的引入打破了传统观念，并开始颠覆处理器领域。许多 RISC-V 核心，甚至一些围绕这些核心构建的 SoC，都以开源方式提供。商用核心也存在，包含 RISC-V 处理器的芯片已在出货。许多软件已完成移植。为了支持 RISC-V 的演进和部署，已特意成立了两个行业协会。似乎没有什么能够阻止这个新 ISA 的上升，但所有演进都免不了会遇到一些挑战。对于 RISC-V，最大的问题之一是如何验证核心和包含核心的 SoC 的完整性。

核心开发人员如何才能证明其实现是正确的？SoC 设计人员如何确保其选择的核心——无论是来自开源网站、IP 供应商还是部开发团队——能被接受？SoC 团队如何确保 RISC-V 核心已正确集成？回答这些问题需要彻底验证设计完整性及其四个组成部分：功能正确性、安全性、可靠性和可信度。本白皮书讨论了满足 RISC-V 完整性要求所面临的一些具体挑战，并介绍了一些有用的技术和工具。

审核编辑：黄飞