传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。 最终的结果是,所有的三种传统 FPGA 综合方法需要在前端综合与下游的布局布线工具之间进行多次耗时的设计反复,以获得时序收敛。这个问题的解决方案是一种基于图形的独特物理综合技术,能够提供一次通过、按钮操作的综合步骤,不需要 ( 或者需要很少 ) 与下游的布局布线引擎的设计反复。而且,基于图形的物理综合在总体的时钟速度方面可以将性能提高 5% 到 20% 。 Synplify Premier 先进 FPGA 物理综合工具就是这样一种工具,专门针对那些设计很复杂的高端 FPGA 设计工程师而定制,他们的设计需要真正的物理综合解决方案。 本文首先介绍了主要的传统综合方法,并说明这些方法存在的相关问题,然后介绍基于图形的物理综合概念,并指出这种技术如何满足当前先进 FPGA 的设计需求。 传统综合解决方案存在的问题 对于 2 微米的 ASIC 技术节点以及上世纪 80 年代早期以前来说,电路单元 ( 逻辑门 ) 相关的延时与互连 ( 连接线 ) 相关延时的比例约 80:20 ,也就是说门延时约占每个延时路径的 80% 。这样一来,设计师可以用连线负载模型来估计互连延时,在连线负载模型中,每个逻辑门输入被赋予某个 “ 单位负载 ” 值,与某个特定路径相关的延时可以作为驱动门电路的强度和连接线上的总电容性负载的函数来计算得出。 类似地,当在上世纪 80 年代后期 ( 大约引入 1 微米技术节点的时候 ) 第一个 RTL 综合工具开始用在 ASIC 设计中的时候,电路单元的延时与连线延时相比还是占主导地位,比例约为 66:34 。因此,早期的综合工具还是基于它们的延时估计方法,并使用简单的连线负载模型进行优化。由于电路单元的延时占据主导,因此初期综合引擎使用的基于连线负载的时序估计足够准确,下游的布局布线引擎通常能在相对较少的几次反复 ( 在 RTL 和综合阶段之间 ) 条件下实现设计。 然而,随着每个后续技术节点的引入,互连延时大大地增加 ( 事实上,就 2005 年采用 90 纳米技术实现的标准单元 ASIC 来说,电路单元与互连的延时比例现在已经接近 20:80) 。这使得综合引擎的延时估计与布局布线后实际延时的关联性越来越低。 这具有一些很重要的牵连性,因为综合引擎在不同的优化方法之间选择,以及在实现功能的替代方法 ( 诸如基于它们的时序预测的加法器 ) 之间选择。例如,假设某个包含一个加法器 ( 以及其它组件 ) 的特定时序路径被预知具有一些 ( 时序 ) 裕量,这种情况下,综合工具可以选择一个占用芯片面积相对较小的较慢加法器版本。但是,如果时序估计与实际的布局布线后延迟情况出入比较大的话,这个路径可能最后非常慢。这样一来,不准确的延时估计意味着综合引擎最后才对不正确的对象进行优化,只有在完成了布局布线后你才发现问题并不是像你 ( 或综合引擎 ) 所想的那样,其结果是获得时序收敛所需的工作量将大大地增加,因为从前端到后端的设计反复次数大大增加了。 为了解决这些问题,有必要了解在综合过程中与设计相关的物理特性。因此,随着时间的推移, ASIC 综合技术 ( 紧跟着 FPGA 综合技术 ) 采用了一系列的方法 ( 某些情况下也抛弃了一些方法 ) ,例如下面讨论的底层规划、 IPO 和具有物理意识的综合。 底层规划 对于 ASIC 的 RTL 综合,底层规划技术在上世纪 90 年代早期出现,稍晚于综合技术本身的问世。底层规划工具允许设计师在器件上定义物理区域,通过手工或者使用自动交互技术来对这些区域布局,并将设计的不同部分分配到这些区域。 底层规划涉及到逐个模块地综合和优化设计,然后在最后将所有东西 “ 缝合 ” 在一起 ( 早期底层规划工具使用的综合算法都是基于连接线负载模型 ) 。这意味着底层规划工具不能按每个单元优化逻辑,只能影响逻辑模块的布局。而且,在定义上,底层规划工具不会全局性地考虑布线资源,在设计完全布线完成之前,它不可能准确分析所有的时序路径。这会导致在前端和后端工具之间的大量耗时的设计反复。尽管这种方法可以提高 ASIC 设计的时序性能和降低功耗,但它需要对设计的复杂分析和很高的专业技术水准。
在早期,采用 ASIC 底层规划有下面几个原因:作为一种获得时许收敛的方法解决有限容量的问题,并支持基于逐个模块的递增变化。最近,底层规划不再被认为是一种其本身能获得时序收敛的方法;底层规划依然是一种有用的方法,但只是在与其它方法 ( 例如物理优化 ) 结合的时候才有用,使用综合后门级网表的底层规划依然需要非常多的专门技术。 对于 FPGA 来说,直到上世纪 90 年代晚期,底层规划技术还没有成为主流应用。平均而言,在一个 FPGA 设计中,关键路径一般会经过 3 个区域。由于 FPGA 一般用到的设计方法,如果使用综合后 (“ 门级 ”) 网表来执行底层规划,即使对 RTL 的相对较小的改变都可能导致先前所做的底层规划工作付之东流。解决这个问题的方法是在 RTL 级进行底层规划。然而,为了更有用,这必须和某种形式的物理优化相结合,源于 ASIC 的物理综合算法并不适合于 FPGA 的常规架构以及预定义的布线资源。 布局优化 随着底层规划在 ASIC 领域的作用逐渐弱化,在上世纪 90 年代中期, IPO 技术对其进行了强化 / 或者替代。这再次地涉及到时序分析和估计是基于连接线负载模型的综合。 在这种情况下,所产生的网表被传递到下游的布局布线引擎。在布局布线和寄生提取之后,实际的延时被背注到综合引擎。这些新值触发器在综合引擎中的递增优化,例如逻辑重构和复制。其结果是得到一个被部分修改的新网表。然后,这个网表被递交到递增布局布线引擎,产生一个改进的设计拓扑。 基于 IPO 流程所得到的最后结果比那些采用底层规划方法获得的通常更好。然而,这种方法同样可能需要在前端和后端工具之间进行很多次设计反复。而且基于 IPO 方法的一个重要的问题是对布局布线的修改可能导致新的关键路径,这个路径在前一次反复中是看不到的,即修正一个问题可能会激起其它的问题,这可能导致收敛的问题。 对于 FPGA 设计,基于 IPO 的设计流程大约在 2003 年开始受到主流关注。然而,尽管这样的流程已经可用,但那时这些流程并没有以一种有意义的方式得到采用,因为单个地优化时序路径的 IPO 技术通常导致其它路径时序的劣化和时序收敛不完全。设计师需要可使他们在不牺牲之前设计版本获得的成果的基础上对设计进行改变的可靠结果。但是基于 IPO 的方法并不能在多次设计反复之上产生稳定的结果,因为在一次反复中优化关键路径会在下一次反复中产生新的关键路径。类似地,增加约束以改进一个区域的时序可能使其它的区域的时序恶化。 具有物理意识的综合 当前先进的 ASIC 综合技术是具有物理意识的综合,这种综合技术在大约 2000 年开始受到主流关注。不考虑实际的技术 ( 有几种不同的算法 ) ,具有物理意识的综合的基本概念是在一次性完成的过程中结合布局和综合。 这在 ASIC 领域中的实践效果很好,因为了解布局的综合引擎能根据已布局的单元的周边和 Steiner 以及 Manhattan 布线估计进行时序的预估。这种综合方法在 ASIC 中效果很好的原因是连接线有序地布置。这意味着与最后的布局和布线设计相关的延时与综合引擎所估计的结果具有非常好的相关性。 从 2002 年到 2003 年期间开始,很多的 EDA 供应商开始考虑将从 ASIC 中得到的具有物理意识的综合技术应用到 FPGA 设计中,但是他们并没有进一步将这种思路深入下去,而 Synplicity 公司新的基于图形的综合方法是一个例外,现在没有供应商能提供具有布局意识的 RTL 综合工具用于 FPGA 设计。问题是,与 ASIC 中的连线 “ 按序构建 ” 不同的是, FPGA 具有固定数量的预先确定的布线资源,并不是所有的布线都设置成一样 ( 某些连线短且快,某些长而快,某些短而慢,某些长而慢 ) 。 对于实际的情况而言,基于 ASIC 的具有物理意识的综合可以根据形成设计的已布局单元的附近来进行布线和时序估计。而对于 FPGA 来说,将两个逻辑功能放在相邻的区域并不一定能实现它们之间的快速连接。 - 取决于可用的布线资源,将相连接的逻辑功能布局位置更远可能反而能获得更好的布线和时序结果,尽管这有一点违背常理。这就是为什么从 ASIC 设计中得来的具有物理意识的综合技术用于 FPGA 架构时并不能得到最佳结果的原因。同样,使用这些技术的设计流程需要大量耗时的前端 ( 综合 ) 与后端 ( 布局与布线 ) 引擎之间的设计反复,以获得相关性和时序收敛。 与 FPGA 架构相关的一些考量 在详细介绍基于图形的物理综合概念之前,先了解设计任务的复杂性很重要。正如前面谈到的, FPGA 具有固定的连接资源,所有连线已经构建好,但并不是所有的路径都是一样的 ( 有短的、中等的和长的连线,而每个连线都可能具有快、中等或者慢的特性 ) 。
每个路径都可能具有多个 “ 抽头点 ”( 就像高速路的出口道 ) 。这里的问题是,你可能具有一个能迅速地将一个信号从源点函数 ( 高速路的最初的入口道 ) 快速地传递到一个目的函数 ( 高速路的最后出口道 ) 的快速路径。然而,如果我们对一个内部抽头点增加第二个目的函数,这可能大大地减慢信号速度。 而且,当今 FPGA 的主流架构基于一个查找表 (LUT) 具有几个输入和单个输出的概念。一些 FPGA 架构具有通过与查找表相关的每个输入输出路径的不同延时。然而,更重要的事实是,到 LUT 的每个输入可能只能使用一部分的不同连线类型。如果来自一个 LUT 的输出驱动另外一个 LUT ,它们之间可能同时存在慢速和快速的路径,这取决于我们在接收 LUT 上所使用的特定输入 。 总的情形被 FPGA 架构的分层特性进一步复杂化。例如,一个小的逻辑模块可能有几个 LUT ;在一个较大的逻辑模块中有几个这样的小模块;在整个的 FPGA 中具有大量的这种大逻辑模块。在这些大逻辑模块中的某个逻辑块中,一个 LUT 的输出与另外一个 LUT 的输入直接相连接的概率很小;为了实现额外的连接,可能必须绕道逻辑模块的外部,然后再绕回到模块内部来实现。这一点再次地说明所处理问题的复杂性:如果你知道将它们放置在什么地方以及使用哪个引脚,将两个对象 / 实例放在不同的逻辑模块将获得比放在采用非最佳互连资源的同一模块中会得到更短的延时。 另外,任何被提出的综合方案必须解决围绕固定的硬宏资源,例如 RAM 、乘法器等相关的连线延时。同样的,方案必须解决增加的布线拥塞,这种拥塞常出现在靠近这些硬宏的地方。所有这些硬宏都属于特定器件具有的,因此任何被提出的方案必须能用于每个 FPGA 系列的每个器件。 基于图形的独特物理综合方案 能真正处理 FPGA 架构相关复杂性的具有物理意识的综合解决方案将以完全不同的观点来处理上述问题。这种方法将对 FPGA 中所有连线的特点进行描述,包括入口点、端点和内部出口点,然后对所有这些连线构建一个 “ 地图 ” 。对于软件行业来说,这种地图被称为图形 (Graph) ;这就是为什么这种方法称为 “ 基于图形的物理综合 ” 的原因。 除了连线本身,这个图形还包括这些细节:哪个 LUT 引脚连接到哪类的连线;通过每个 LUT 的输入到输出的延时差异;以及器件中的任何硬宏的大小和位置。打个比方,这类似于通过查地图来显示你将驱车经过的街道、高速路以及像停车场 ( 硬宏 ) 这样的地方。当希望穿行于城市中的两个地方时,你将使用地图来选择最快的路径,这个路径通常并不是最短的点到点路径。 类似地,基于图形的物理综合引擎不是寻找最近的路径,而是使用一种以互连为中心的方法专注于速度。从最关键的路径开始处理,然后逐步到次关键路径 ( 这样确保最关健的路径获得最快的路线 ) ,基于图形的物理综合引擎将选择连线和它们相关的入口点和出口点;从这些连线得到电路布局;从这些连线和布局得到准确的延时;最后按照要求进行优化和设计反复。 关键点是,所有的优化和反复在流程的前端部分 ( 综合 ) 执行。基于图形的物理综合的输出是一种完整布局的网表 ( 包括将与每个连线相关联的特定 LUT 引脚 ) ,这种网表可以交给 FPGA 的后端布局布线引擎。 最终得到一种一次通过的、按键操作的综合步骤,下游布局布线引擎不需要 ( 或者需要很少的 ) 设计反复。而且,根据对超过 200 个实际的设计进行分析显示,就系统的总体时钟速度而言,基于图形的物理综合可以获得 5% 到 20% 的性能提升。 本文小结 以 ASIC 为中心的具有物理意识的综合中,连线从布局选择中衍生出来,与此不同的是,在 FPGA 设计中使用基于图形的物理综合时,布局源自于连接线选择。 对于时序收敛问题,基于已有的 ( 源于 ASIC) 物理综合引擎可能需要在流程的前端 ( 综合 ) 与后端 ( 布局布线 ) 之间进行很多次耗时的设计反复。在所有这些反复之后,它们可能依然不能收敛。相比较而言,对于 200 多个采用基于图形的物理综合的设计进行分析之后显示, 90% 的设计处于最后实际时序的 10% 之内, 80% 的设计在实际时序值的 5% 以内,而采用逻辑综合的设计只有 30% 在实际时序值的 5% 以内,很多设计的误差很容易地达到 30% ,甚至更高 ) 。而且,基于图形的物理综合能提高 5% 到 20% 的总体时钟速度性能。 此外,基于图形的物理综合的已布局网表的质量大大地提高,这意味着时序驱动的布线工具的工作量很少,优化了执行,这样运行将非常快。 Synplicity 公司的突破是基于以布线为中心方法的概念,以及以图形来表示所有的东西,然后处理该图形。在经历了大量的研究和开发之后, Synplicity 的综合专家已经创建了一种真正基于图形的物理综合解决方案。第一个具有基于图表物理综合特性的产品是 Synplify Premier ,这是一种先进的 FPGA 物理综合工具,专门针对那些设计复杂、要求采用真正的物理综合解决方案的高端 FPGA 设计。 Synplify Premier 工具还包括高级的功能,例如 RTL 原级调试以及支持 ASIC 原型设计工具 Synopsys DesignWare 。 |
使用基于图形的物理综合加快FPGA设计时序收敛
- FPGA(591969)
相关推荐
进行RTL代码设计需要考虑时序收敛的问题
更快,而一个坏的代码风格则给后续时序收敛造成很大负担。你可能要花费很长时间去优化时序,保证时序收敛。拆解你的代码,添加寄存器,修改走线,最后让你原来的代码遍体鳞伤。这一篇基于赛灵思的器件来介绍一下如何在开始码代码的时候就考虑时序收敛的问题,写出
2020-11-20 15:51:41
3357
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/C7/DC/o4YBAF9t-ByAL_xhAAAO8kuVqWE143.png)
UltraFast设计方法时序收敛快捷参考指南
《UltraFast 设计方法时序收敛快捷参考指南》提供了以下分步骤流程, 用于根据《UltraFast设计方法指南》( UG949 )中的建议快速完成时序收敛: 1初始设计检查:在实现设计前审核
2021-11-05 15:10:26
4603
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web2/M00/1B/84/pYYBAGGE2wiAcruZAAANWGykQVk985.png)
FPGA的IO口时序约束分析
在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此,FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。
2022-09-27 09:56:09
1382
![](https://skin.elecfans.com/images/2021-soft/eye.png)
fpga时序分析案例 调试FPGA经验总结
今天跟大家分享的内容很重要,也是调试FPGA经验的总结。随着FPGA对时序和性能的要求越来越高,高频率、大位宽的设计越来越多。在调试这些FPGA样机时,需要从写代码时就要小心谨慎,否则写出来的代码
2023-08-01 09:18:34
1041
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com/web2/M00/8E/8D/wKgZomTIXWyALH12AAAfWGrWd9Y248.png)
时钟偏移对时序收敛有什么影响呢?
FPGA设计中的绝大部分电路为同步时序电路,其基本模型为“寄存器+组合逻辑+寄存器”。同步意味着时序路径上的所有寄存器在时钟信号的驱动下步调一致地运作。
2023-08-03 09:27:25
915
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com/web2/M00/8E/F7/wKgZomTLAxeAYNwrAAABiWnfBz4726.png)
记录一次时序收敛的过程
在之前的文章里面介绍了Canny算法的原理和基于Python的参考模型,之后呢在FPGA上完成了Canny算法的实现,可是遇到了时序不收敛的问题,记录一下。
2023-11-18 16:38:28
450
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com/web2/M00/B0/DE/wKgZomVYeF6AH64_AAAKq2ORAio736.png)
8 忠告 FPGA系统设计时序检查问题
FPGA系统设计实质上是一个同步时序系统的设计,理解时序概念,掌握代码优化与综合技术,正确完整地进行时序约束和分析是实现高性能系统的重要保证。很多同学在设计中都会碰到时序方面的问题,如何解决时序难题
2018-06-07 15:52:07
FPGA-PCB优化技术的意义
的物理管脚输出,同时还需保持设计的电气完整性。FPGA 复杂度增加也需要高级合成技术,如此才能更快达到时序收敛,最大程度地减少设计变更的影响以及解决特定应用要求。
2019-10-09 07:15:30
FPGA时序收敛学习报告
经过两天的恶补,特别是学习了《第五章_FPGA时 序收敛》及其相关的视频后,我基本上明白了时序分析的概念和用法。之后的几天,我会根据一些官方的文件对时序分析进行更系统、深入的学习。先总结一下之前
2011-09-23 10:26:01
FPGA时序分析如何添加其他约束
你好: 现在我使用xilinx FPGA进行设计。遇到问题。我不知道FPGA设计是否符合时序要求。我在设计中添加了“时钟”时序约束。我不知道如何添加其他约束。一句话,我不知道哪条路径应该被禁止。我
2019-03-18 13:37:27
FPGA时序约束--基础理论篇
。
时序约束可以让VIvado和Quartus等FPGA开发软件,在布线时检测综合出来的逻辑电路是否满足这个时序要求,并生成时序报告。
一、建立/保持时间
1、基本概念
设定时序约束的目的就是为了满足
2023-11-15 17:41:10
FPGA时序约束的几种方法
、存储器、DSP)与LogicLock Region的位置关系对时序的影响,并可以参考上一次时序成功收敛的结果。这一权衡和规划FPGA底层物理布局的过程就是FloorPlanning。LogicLock给
2016-06-02 15:54:04
FPGA时序约束的几种方法
(InputDelay、OutputDelay)、上下拉电阻、驱动电流强度等。加入I/O约束后的时序约束,才是完整的时序约束。FPGA作为PCB上的一个器件,是整个PCB系统时序收敛的一部分。FPGA作为
2017-12-27 09:15:17
FPGA初学者做时序的约束技巧
FPGA毕竟不是ASIC,对时序收敛的要求更加严格,本文主要介绍本人在工程中学习到的各种时序约束技巧。 首先强烈推荐阅读官方文档UG903和UG949,这是最重要的参考资料,没有之一。它提倡
2020-12-23 17:42:10
FPGA的约束设计和时序分析
在进行FPGA的设计时,经常会需要在综合、实现的阶段添加约束,以便能够控制综合、实现过程,使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具,在进行
2023-09-21 07:45:57
FPGA的逻辑仿真以及逻辑综合的一些原则
apex20ke_atoms.v编译到其中。2:在图形界面中的Load Design对话框中装入仿真设计时,在Verilog 标签下指定预编译库的完整路径。(见下图)逻辑综合目前可用的FPGA综合工具
2020-05-15 07:00:00
FPGA芯片_Gowin器件设计优化与分析手册
FPGA 设计优化主要分为编码风格、设计规划和时序收敛三大部分,这 些因素直接决定了 FPGA 设计的成败。 编码风格直接影响 FPGA 设计的实现并最终影响设计的性能。尽管综合 工具集成
2022-09-29 06:12:02
FPGA设计时序约束指南【赛灵思工程师力作】
的一条或多条路径。在 FPGA 设计中主要有四种类型的时序约束:PERIOD、OFFSET IN、OFFSET OUT 以及 FROM: TO(多周期)约束。赛灵思FPGA设计时序约束指南[hide][/hide]`
2012-03-01 15:08:40
FPGA高级时序综合教程
FPGA高级时序综合教程The UCF FileUCF =用户约束文件( User Constraints File )可以用文本编辑器和XilinxConstraints Editor (GUI
2012-08-11 11:28:50
FPGA高级时序综合教程
fpga高手经验谈doc文档在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理
2012-08-11 11:30:39
Artix-7和Kintex-7对时序收敛的影响?
使用Kintex-7(xc7k325tffg900-2)进行编译。这一次,我得到了时间关闭。任何人都知道Artix-7和Kintex-7之间有什么不同,它对我的时序收敛有如此大的影响?
2020-08-17 08:40:58
Fusion Compiler 最新数据手册和学习资料分享
的容量、扩展性和生产率统一的物理综合优化,以获得最佳的成果质量支持快速 DRC 融合和设计收敛的通用布局和 2D 合法化引擎根据布线驱使的估测收敛和设计完成,以实现准确的收敛估计和预测完整的流量功耗优化
2020-11-14 07:58:53
NVIDIA-上海北京 招聘后端工程师-hot
应用模式等巨大挑战。芯片的高效和高质量的物理实现是公司竞争力的保证。 作为NVIDIA的ASIC-PD工程师,你将负责从RTL冻结到流片这个阶段中综合,形式验证,约束文件制定,时序收敛以及相关方法学和工艺
2015-02-05 09:55:56
【MYMINIEYE Runber蜂鸟开发版免费试用连载】高云云源初体验
为了方便开发者了解开发工具,编写了一套开发文档:文档均为中文,国人也可以更加快速上手。文档十分齐全,也可以方便FPGA初学者快速熟悉FPGA开发流程。对于整个设计流程采用 高云自研工具综合
2020-08-02 13:25:15
【MiniStar FPGA开发板】配套视频教程——Gowin进行物理和时序约束
本视频是MiniStar FPGA开发板的配套视频课程,主要通过工程实例介绍Gowin的物理约束和时序约束,课程内容包括gowin的管脚约束及其他物理约束和时序优化,以及常用的几种时序约束。 本
2021-05-06 15:40:44
【设计技巧】在FPGA设计中,时序就是全部
的设计计划,例如完整的和精确的时序约束和时钟规范节约时间的设计技术,例如为更好的性能结果,整合设计的各个部分而编写严谨的RTL代码,提出最高性能挑战,当你之后调整设计时减少迭代运行时间综合和摆放以及路由时序
2019-08-11 08:30:00
【转帖】经验总结:FPGA时序约束的6种方法
的位置关系对时序的影响,并可以参考上一次时序成功收敛的结果。这一权衡和规划FPGA底层物理布局的过程就是FloorPlanning。LogicLock给了设计者对布局位置和范围更多的控制权,可以有效地
2017-10-20 13:26:35
什么是ISE
功能完整,使用方便外,它的设计性能也非常好,拿ISE 9.x来说,其设计性能比其他解决方案平均快30%,它集成的时序收敛流程整合了增强性物理综合优化,提供最佳的时钟布局、更好的封装和时序收敛映射,从而
2009-11-23 16:13:52
介绍FPGA的综合(转)
综合是将我们的设计转化为FPGA可以读懂的配置文件的第一个步骤。本文努力从0基础开始向大家说明综合的基本知识和高级技巧。话说所有的功能都有它应用的环境。在了解某个按钮选项有某个功能的时候,我们更应该
2018-08-08 10:31:27
从赛灵思FPGA设计流程看懂FPGA设计
和NC-VHDL。功能仿真可以加快FPGA的设计,减少设计过程中的错误。3)综合综合优化(Synthesize)是将硬件语言或原理图等设计输入翻译成由与,或,非门、RAM、触发器等基本逻辑单元组成的逻辑连接(网
2021-05-27 09:28:40
几个FPGA时序优化简单技巧
特定模块划分到不同的时钟域里;但异步时钟域不宜太多。综合时使用retiming,duplication;physical synthesis优化,现在的综合器这方面已经足够聪明了。预算允许可使用速度更快的芯片;这个也许是实现 “不修改RTL又时序收敛” 的最可能的方式。
2018-06-07 17:55:37
功能仿真、综合后仿真与时序仿真
功能仿真:可以验证代码的逻辑性,不加任何的时延信息。仿真工具为modelsim(组合逻辑和时序逻辑都可以功能仿真),modelsim不能综合。在modelsim中添加相应的激励信号,调用
2016-08-23 16:57:06
可以在Vivado时序分析器工具中指定温度和电压值来估算设计时序吗?
嗨,我们正在尝试使用Vivado工具链手动路由FPGA,并想知道应该使用什么工具来手动路由Virtex 7 FPGA。还可以在Vivado时序分析器工具中指定温度和电压值来估算设计时序吗?我们将如
2018-10-25 15:20:50
在FPGA设计中时序就是全部
的设计计划,例如完整的和精确的时序约束和时钟规范?节约时间的设计技术,例如为更好的性能结果,整合设计的各个部分而编写严谨的RTL代码,提出最高性能挑战,当你之后调整设计时减少迭代运行时间?综合和摆放以及路由
2021-05-18 15:55:00
如何使用DCNXT实现物理综合?
物理综合技术是数字电路设计工程师必须要掌握的一项技能,是RTL到物理实现的起点,而物理综合是一个很复杂的过程,环境、工艺库设定、时序约束编写、综合时序问题分析等等均需要综合时具有专门的知识和技能,一
2021-06-23 06:59:32
应该使用哪种策略来获得最佳时序收敛?
您好,如果我想为我的设计获得最佳时序收敛,我应该使用什么实施策略?例如,如果我想改善设置和保持的松弛度,我应该选择哪种最佳策略?以上来自于谷歌翻译以下为原文Hello,If i want
2018-11-05 11:40:14
详解FPGA的时序以及时序收敛
总结时序收敛的目的是让FPGA design 按预设的逻辑正常的工作。为了使其正常工作,需要考虑至少三处:FPGA内部的寄存器-寄存器时序要求,FPGA输入数据的时序要求,FPGA输出信号的要求。
2019-07-09 09:14:48
请问如何通过物理综合与优化去提升设计性能?
物理综合与优化的优点是什么?物理综合与优化有哪些流程?物理综合与优化有哪些示例?为什么要通过物理综合与优化去提升设计性能?如何通过物理综合与优化去提升设计性能?
2021-04-14 06:52:32
资料分享:FPGA高手设计实战真-经100则(中文版和英文版)
介绍,而是根据作者长期工程实践经验,在FPGA设计工具使用、工程中需要注意的语法要点、设计综合与物理实现、FPGA选型、设计仿真与验证、IP内核的使用、设计优化、布局布线与时序收敛等11个方面总结归纳了
2021-09-06 20:10:16
赛灵思FPGA设计流程详解
和NC-VHDL。功能仿真可以加快FPGA的设计,减少设计过程中的错误。3)综合综合优化(Synthesize)是将硬件语言或原理图等设计输入翻译成由与,或,非门、RAM、触发器等基本逻辑单元组成的逻辑连接(网
2019-05-03 08:00:00
通过ISE开发看懂FPGA设计全流程
和NC-VHDL。功能仿真可以加快FPGA的设计,减少设计过程中的错误。3)综合综合优化(Synthesize)是将硬件语言或原理图等设计输入翻译成由与,或,非门、RAM、触发器等基本逻辑单元组成的逻辑连接(网
2021-06-24 08:00:01
零基础学FPGA (二十七)从静态时序分析到SDRAM时序收敛 下
时钟,到我们FPGA的工作时钟clk1再执行一次全编译,所有的路径达到时序收敛当然,除了这些,我们还需要一些时序上的优化,以及一些微调,要想达到系统的真正稳定,光做这些还是不够的,小墨也是在学习当中
2015-03-31 10:35:18
零基础学FPGA (二十六)从静态时序分析到SDRAM时序收敛 上
的FPGA器件,时钟偏斜相对固定,所以我们可以改变的就是Tco,怎么改变呢,就是添加我们的时序约束,让综合工具按照我们的要求寻找符合我们约束的路径,从而满足建立保持时间的要求。二、输入输出模型以及I/O
2015-03-31 10:20:00
借助物理综合提高FPGA设计效能
借助物理综合提高FPGA设计效能
随着FPGA密度的增加,系统设计人员能够开发规模更大、更复杂的设计,从而将密度优势发挥到最大。这些大规模设计基于这样的设计需
2010-01-04 17:00:46
941
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A5/70/wKgZomUMOHCAVy4RAAMEwttU5L0669.jpg)
静态时序分析在高速 FPGA设计中的应用
介绍了采用STA (静态时序分析)对FPGA (现场可编程门阵列)设计进行时序验证的基本原理,并介绍了几种与STA相关联的时序约束。针对时序不满足的情况,提出了几种常用的促进 时序收敛的方
2011-05-27 08:58:50
70
![](https://skin.elecfans.com/images/2021-soft/load.png)
FPGA设计:时序是关键
当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。
2014-08-15 14:22:10
1169
![](https://skin.elecfans.com/images/2021-soft/eye.png)
在FPGA设计中,时序就是全部
当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些
2017-02-09 01:59:11
264
![](https://skin.elecfans.com/images/2021-soft/eye.png)
基于MCMM技术IC时序收敛的快速实现
如今的集成电路(Integrated Circuit,IC)设计往往要求芯片包含多个工作模式,并且在不同工艺角(corner)下能正常工作。工艺角和工作模式的增加,无疑使时序收敛面临极大挑战。本文
2017-10-20 15:21:11
3
![](https://skin.elecfans.com/images/2021-soft/load.png)
FPGA中的时序约束设计
一个好的FPGA设计一定是包含两个层面:良好的代码风格和合理的约束。时序约束作为FPGA设计中不可或缺的一部分,已发挥着越来越重要的作用。毋庸置疑,时序约束的最终目的是实现时序收敛。时序收敛作为
2017-11-17 07:54:36
2326
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/E9/wKgZomUMQTSAK-f9AABQURI8k0Q349.png)
基于FPGA时序优化设计
现有的工具和技术可帮助您有效地实现时序性能目标。当您的FPGA 设计无法满足时序性能目标时,其原因可能并不明显。解决方案不仅取决于FPGA 实现工具为满足时序要求而优化设计的能力,还取决于设计人员指定前方目标,诊断并隔离下游时序问题的能力。
2017-11-18 04:32:34
2951
![](https://skin.elecfans.com/images/2021-soft/eye.png)
深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果
作为赛灵思用户论坛的定期访客(见 ),我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛,让我们来深入了解时序约束以及如何利用时序约束实现
2017-11-24 19:37:55
4903
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/F5/wKgZomUMQX2AfHrWAABNi0vIblQ301.png)
成功解决FPGA设计时序问题的三大要点
的问题。在这些频率内,最重要的是创建和控制时序空余,留下最小的空余,以确保数据采集和演示窗口的准确。更快的边缘速率同时也放大物理设计的影响,造成信号完整性问题,对此则需要更多的沉降时间及缩小时序空余。 FPGA器件现在
2017-11-25 01:06:01
982
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/F5/wKgZomUMQX6AP3lkAAArE55Qg2M290.png)
FPGA设计的基本原则、技巧与时序电路设计
的数量,可以用消耗的触发器和查找表的个数或者是等效逻辑门数来衡量;速度是指一个设计在FPGA上稳定运行时所能 达到的最高频率,由设计时序状态决定。 关于面积和速度的折衷,应在满足设计时序和工作频率要求的前提下,占用最小的芯片面积;或者在所规定
2017-11-25 03:57:01
802
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com//web2/M00/A6/F6/wKgZomUMQX-AZurtAAAh7DvOOAY730.png)
FPGA设计的“三个代表”:Ultrafastdesign methodology
UFDM建议正确的HDL coding风格来满足目标器件,讨论时序约束和时序收敛。正确的IO约束,IO管脚分配和布局,物理约束,并提供了满足时序收敛的技巧和让FPGA工作快速稳定的方法。
2018-06-27 09:50:00
1774
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/55/B9/pIYBAFsy9QKAKMKeAAA3slxVQmk069.png)
利用MCMM技术解决时序难以收敛的问题以及降低了芯片设计周期设计
如今的集成电路(Integrated Circuit,IC)设计往往要求芯片包含多个工作模式,并且在不同工艺角(corner)下能正常工作。工艺角和工作模式的增加,无疑使时序收敛面临极大挑战。本文
2018-08-05 10:26:16
5598
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/59/4A/pIYBAFtmYSaABDNEAAAPWfidREk566.jpg)
将基于图形的物理综合添加到FPGA的设计中
(IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定义的布线资源。
2018-11-28 08:12:00
1431
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/62/00/pIYBAFuG3UKAHNkoAABKEi778Ag196.jpg)
FPGA设计中层次结构设计和复位策略影响着FPGA的时序
FPGA设计中,层次结构设计和复位策略影响着FPGA的时序。在高速设计时,合理的层次结构设计与正确的复位策略可以优化时序,提高运行频率。
2019-02-15 15:15:53
849
![](https://skin.elecfans.com/images/2021-soft/eye.png)
数字设计FPGA应用:时序逻辑电路FPGA的实现
本课程以目前流行的Xilinx 7系列FPGA的开发为主线,全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用,并循序渐进地从组合逻辑、时序逻辑的开发开始,深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-05 07:08:00
2539
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/93/B2/o4YBAFztHfmATXH_AAAbss8-wYY485.jpg)
赛灵思软件通过调整编译参数以及运行并行编译来优化FPGA时序性能
万幸的是,当今FPGA工具(比如Xilinx的 Vivado)都有很多开关和设置选项来帮助时序收敛。InTime的方法,就是通过调整FPGA工具的编译过程来解决用户的时序问题和其他性能问题。
2019-07-26 15:56:23
3187
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/99/4C/pIYBAF0VMf-ANo1_AABEkE2rdL4594.jpg)
FPGA中IO口的时序分析详细说明
在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束利序例外约束才能实现PCB板级的时序收敛。因此,FPGA时序约束中IO口时序约束也是重点。只有约東正确才能在高速情况下保证FPGA和外部器件通信正确
2021-01-13 17:13:00
11
![](https://skin.elecfans.com/images/2021-soft/load.png)
全面解读时序路径分析提速
在 FPGA 设计进程中,时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休止的压力。赛灵思提供了诸多工具,用于帮助缩短时序收敛所需时间,从而加速产品上市。本篇博文描述了一种
2021-05-19 11:25:47
2677
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web1/M00/EF/A7/o4YBAGCkhgOAMElLAAA1drXzyTA639.png)
从已布线设计中提取模块用于评估时序收敛就绪状态
本文旨在提供一种方法,以帮助设计师判断给定模块是否能够在空裸片上达成时序收敛。 如果目标模块无法在空裸片上达成非关联 (OOC) 时序收敛,则恐难以与设计其余部分达成关联性时序收敛。设计师可从完整
2022-08-02 11:37:35
318
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web2/M00/1F/6A/pYYBAGGYH0-APO5TAAMTjnLKXNQ333.png)
时序路径分析提速
在 FPGA 设计进程中,时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休止的压力。赛灵思提供了诸多工具,用于帮助缩短时序收敛所需时间,从而加速产品上市。本篇博文描述了一种方法,能够有效减少时序路径问题分析所需工作量
2022-08-02 09:25:06
425
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file.elecfans.com/web2/M00/1F/62/poYBAGGYH3aAeRXiAACwL6flWQA814.png)
逻辑综合与物理综合
利用工具将RTL代码转化为门级网表的过程称为逻辑综合。综合一个设计的过程,从读取RTL代码开始,通过时序约束关系,映射产生一个门级网表。
2022-11-28 16:02:11
1822
![](https://skin.elecfans.com/images/2021-soft/eye.png)
Xilinx FPGA时序约束设计和分析
在进行FPGA的设计时,经常会需要在综合、实现的阶段添加约束,以便能够控制综合、实现过程,使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具,在进行
2023-04-27 10:08:22
768
![](https://skin.elecfans.com/images/2021-soft/eye.png)
唠一唠解决FPGA约束中时序不收敛的问题
FPGA时序不收敛,会出现很多随机性问题,上板测试大概率各种跑飞,而且不好调试定位原因,所以在上板测试前,先优化时序,再上板。
2023-06-26 15:41:31
1112
![](https://skin.elecfans.com/images/2021-soft/eye.png)
![](https://file1.elecfans.com/web2/M00/8B/73/wKgaomSZQOeAIxV6AAKO4n_AM0Y810.jpg)
UltraFast设计方法时序收敛快捷参考指南(UG1292)
电子发烧友网站提供《UltraFast设计方法时序收敛快捷参考指南(UG1292).pdf》资料免费下载
2023-09-15 10:38:51
0
![](https://skin.elecfans.com/images/2021-soft/load.png)
评论