用VHDL设计专用串行通信芯片

用VHDL设计专用串行通信芯片

一种专用串行同步通信芯片（该芯片内部结构和操作方式以INS8250为参考）的VHDL设计及CPLD实现，着重介绍了用VHDL及CPLD设计专用通信芯片的开发流程、实现难点及应注意的问题。

　　关键词：VHDL FPGA CPLD UART 统计时分复用器

　　在通信系统中，通信芯片是整个硬件平台的基础，它不仅完成OSI物理层中的数据发送和接收，还能根据传输方式和协议的不同实现不同的数据校验方式及数据组帧格式。

　　目前，许多厂商都提供通用的串行通信芯片，其传输方式分为同步方式和异步方式。其中，异步芯片大多与INTEL的8250芯片兼容；而同步方式，由于一般涉及到所支持的传输协议（BSC、HDLC、SDLC等），所以当用户要求应用特定的同步传输协议时，往往需要设计专用的SRT（同步收发器）。以前，大多采用通用的逻辑元器件进行设计，这导致了设计和调试过程冗长、系统稳定性不高，非常不便。如今，随着以FPGA和CPLD为代表的可编程ASIC技术的日趋成熟和完善，用户完全可以根据自己的要求，以EDA技术作为开发手段，用一块FPGA或CPLD设计出符合自己需要的芯片。本文以开发统计时分复用器中的专用同步收发芯片为例，介绍整个芯片的开发流程。

1 统计时分复用器系统功能及模块组成

　　统计时分复用器完成7路异步数据和1路同步数据的复接工作，其功能框图如图1所示，同步串口传输协议如图2所示。由于传输距离较近且路数不多，功能相对简单。出于系统功耗和成本的考虑，将这个专用的SRT和整个接口控制单元集成到一块CPLD（XC95144）中。

2 CPLD内部功能框图及设计

　　CPLD 内部结构主要由接口控制单元和SRT组成，这里主要介绍一下SRT的结构和功能模块（见图3）。由于选用的UART（通用异步收发器）与INS8250兼容，为简化主控单元访问外部通信芯片的程序的编写，统一操作流程，在SRT的设计上尽量模仿INS8250的结构。

　　本设计采用模块化设计。按功能将SRT内部结构发分为5个模块，每一个模块对应一个VHDL的设计文件。这样设计的好处是有利于各功能模块的编写和调试，从而降低了整个SRT的调试难度，提高了软件的可维护性及可读性。下面给出各个设计文件的外功能简介（对于其中几个重要的模块还列出了端口描述和部分实现代码）：

（1）SRTCRTL.VHD

　　SRTCRTL.VHD 作为SRT的控制模块，负责地址译码，当片选信号有效时将数据线上的数据写入相应的寄存器。SRT芯片内部共设有接收缓存器、发送保持器、线路控制寄存器、除数寄存器（高低8位各1个）、自环控制寄存器等6个控制寄存器，每个寄存器都被分配了1个地址，通过对相应地址进行读写，CPU可完成数据发送、接收、自环及芯片参数设置等操作。

（2）LOOP.VHD
　
　　本模块的功能是根据用户的指令，对芯片本身功能进行测试。用户首先将芯片设置为自环状态，使芯片内部发送数据线与直接接收数据线短接；再通过向发送保持器写入特定的数据，与接收缓存器中读出的数据进行比较，看两者是否相同，用户即可判断芯片是否工作正常。

（3）CLKGEN.VHD

　　CLKGEN.VHD是波特率发生器模块，用来产生发送同步的时钟信号doclk。它将除数寄存器高低各8位共16位数据作为除数，对外部2MHz的时钟源进行分频。用户可通过修改除数寄存器的值动态地改变数据传输速率，因此操作方便、灵活。

（4）RBR.VHD

　　RR.VHD作为整个芯片的接收模块，其中包括接收缓存器、接收数据同步、串/并转换。

端口描述如下：

entity rbr is

port (diclk:in STD_LOGIC; --接收数据同步时钟，由发方提供

rrbr:在STD_LOGIC； --读接收缓存器信号

rsrbr:in STD_LOGIC; --接收缓存器清零信号

dbus:out STD_LOGIC_VECTOR (7 downto 0)；

--8位数据线，单向，输出

dr：out STD_LOGIC； --接收缓存器数据有效信号

ren：out STD_LOGIC; --妆收使能信号，通知发方接收方准备好可发送数据

di：in STD_LOGIC)； --串行接收数据线

end rbr；

　　当接收缓存器中无数据时，ren信号有效，通知发送方传数据。然后根据dilck对di信号采样，一旦缓存器满，ren无效，dr有效，通知CPU读数。

仿真波形如图4所示。部分代码如下：

process (rsrbr,diclk) --serial data to parallel data

variable l,m: integer range 0 to 8;

begin

if rsrbr='1'then

s_p<="00000000";

m:=0;

ef<='1';

elsif diclk'event and diclk='1'then

l:=7-m；

s_p(1)<=di;

m:=m+1;

If m=8 then

m:=0;

ef<='0';

end if;

end if;

if rrbr='1' then

dbus>=s_p;

ef<='1';

else dbus<="ZZZZZZZZ";

end if;

end process;

(5)WTHR.VHD

WTHR.VHD作为整个芯片的发送模块，其中包括发送保持器、并/串转换。

端口描述如下：

entity wthr is

port (sen:in STD_LOGIC; --发送使能信号

whtr: in STD_LOGIC; --写发送保持器信号

dbus: in STD_LOGIC_VECTOR (7 downto 0;

--8位数据线，单向

rsthr:in STD_LOGIC; --清发送保持器

thre:out STD_LOGIC; --发送保持器数据空

thre：out STD_LOGIC; --发送串行数据线

clkout:out STD_LOGIC; --发送数据同步时钟信号

sclk: in STD_LOGIC); --波特率发生器产生的分频信号

end wthr；

　　当发送保持器无数据时，thre信号有效，通知CPU可写。一旦CPU写入数据且sen有效，便根据波特率发生器产生的sclk信号将数据并/串转换，并通过dout和clkout将串行数据和同步时钟发送。

仿真波形如图5。部分实现代码如下：
process (rsthr,sclk,sen,sef) --parallel data to serial data variable l:integer range 0 to 7;

begin

if rsthr='1' then

m<=0;

1:=7;

sef<='1';

elsif wthr='1'then

sef<='0';

elsif sen='1'and sef='0' then

if sclk'event and sclk='1' then

dout<=w_p(1);

m<=m+1;

l:=1-1;

if m=7 then

m<=0;

1:=7;

esf=<='1';

end if;

end if;

end if;

end process;

3 实现难点及使用VHDL应注意的一些问题

　　由于VHDL语言是描述硬件行为的，相对其它开发软件的高级语言而言，在编程过程中有一些特殊性，所以经常会出现语法正确但无法综合的问题。其原因多半因为编程者对硬件内部的工作原理了解不够，写出的代码硬件无法实现。通过这块芯片的设计，在此总结出一些应注意的问题，供大家参考：

（1）在一个进程中只允许一个信号上升沿作为触发条件。

（2）信号值改变后要经过一个小的延时才能生效，同个信号不能在多个进程中赋值（因为多个信号源不能同时对同一个信号驱动）。

（3）时序电路和组合电路最好不要在同一个进程中，以免费资源。

（4）一个功能模块最好按上升沿信号分多个进程完成，各进程间用信号联系。

（5）同一个信号在进程中的值改变后，要注意该值改变前后该进程中其它变量的变化，避免逻辑死锁。

（6）在顺序语句中，注意信号因赋值后需延时改变而与变量的不同。

（7）设计双向三态数据线时，内部数据线最好读写分开。与外部结合时，不同读数据线之间，读写数据线之间应使用三态门，且由读信号控制。

本设计由于采用了VHDL语言作为输入方式并细合可编程逻辑门阵列CPLD，大大缩短了设计周期，提高了设计的可靠性、灵活性，使用户可根据自己的需求，方便、高效地设计出适合的串行通信芯片。