电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>实验与结果 - Xilinx FPGA的快速启动配置

实验与结果 - Xilinx FPGA的快速启动配置

 
图4 – Virtex-6和Spartan-6演示(Virtex-6包括TFT模块,Spartan-6仅包括CAN模块)的基本框图
 
  对于这种演示来说,我们使用带BPI的外置闪存作为配置接口。一旦初始高优先级比特流配置完该处理器子系统,在BRAM外运行的软件将初始化TFT控制器,并将数据写入DDR内存中的帧缓冲器。这样就能确保启动时屏幕迅速显示在TFT上面。之后,从BPI闪存中读出第二个比特流,并配置低优先级分区,这样处理器子系统可以运行其他应用程序,如Web服务器。
 
  为方便扩展和清晰隔离两个分区,我们使用了AXI至AXI桥接器。这也在最大程度上减少了穿过两个设计分区边界的网络。低优先级分区与高优先级分区共享系统时钟。
 
  表1表示FPGA资源利用情况,表2表示传统启动方法、仅有高优先级分区压缩比特流的启动方法[6]和Fast Startup配置方法的配置时间。每种方法都使用BPIx16配置接口,而采用的配置速率(这个选项决定了目标配置时钟频率)为2 MHz和10 MHz。我们使用一台示波器测量了该数据,捕获了FPGA的“init”和“done”信号。 表2中“压缩的”一栏表示仅有高优先级分区的压缩比特流。含有两个分区的完整FPGA设计的压缩比特流将达到3.1 Mbyte

资源类型

分区

高优先级

%

低优先级

%

触发器

8,849

2.9

1,968

0.7

查找表

7,039

4.7

2,197

1.5

I/O

135

22.5

20

3.3

RAMB36s

34

8.2

2

0.5

表1 – 占用的FPGA资源(针对XC6VLX240T)
 

XC6VLX240T

配置方法

配置接口

传统的

8.9 MB

压缩的

2.0 MB

Fast Startup 1.4 MB

BPIx16 CR2

1,740 ms

389 ms

278 ms

BPIx16 CR10

450 ms

112 ms

84.4 ms

表2 – 测得的配置时间(Virtex-6视频设计)
 
SPARTAN-6汽车ECU设计
  为了验证针对Spartan-6的Fast Startup方法,我们选择了汽车领域的ECU应用情形。每当您在汽车电子控制单元中看到一个FPGA器件时,它一般都仅由ECU的主应用处理单元使用(见图5)。我们的目标是实现一种将系统处理器放入FPGA中的设计。这样我们就能避免对外置处理器的需要,从而降低整个系统的成本、复杂性、空间和功耗。
图5 – 现代汽车ECU中的FPGA应用,FPGA中集成了处理器(虚线)
 
系统分区
  对于这种情形,系统分区是显而易见的。我们把我们ECU设计分成作为高优先级分区的系统处理器部分和作为低优先级分区的应用处理部分。
 
  这种设计与Virtex-6设计存在很多相似之处,但不同的是,我们用SPI取代BPI作为外置闪存的接口,因此必须用CAN控制器取代TFT控制器。上电后,系统控制器只有有限的时间引导并准备好处理第一个通信数据。由于ECU使用CAN总线用于通信,这个引导时间一般限制为100毫秒。按照传统配置方法,使用带低成本配置接口(如SPI或Quad-SPI)的大型Spartan-6很难达到如此严格的时序要求。而使用速度更快、更加昂贵的配置接口在汽车领域中是无法接受的。
 
上一页123下一页全文

本文导航

收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

相关推荐

Xilinx Spartan-3系列FPGA配置电路

特权同学为大家介绍市面上最常见的Xilinx spartan-3的xc3s400的配置电路...
2013-05-31 14:07:333814

详解Xilinx FPGA配置模式(Master/Slave模式,Serial/SelectMAP模式)

本文主要介绍Xilinx FPGA配置模式。
2021-01-01 10:12:0021578

FPGA配置原理说明

我们所说的FPGA配置电路,一方面要完成从PC上把bit文件下载到FPGA或存储器的任务,另一方面则要完成FPGA上电启动时加载配置数据的任务。
2023-06-10 10:09:52317

XILINX FPGA IP之Clocking Wizard详解

锁相环基本上是每一个fpga工程必不可少的模块,之前文档xilinx 7 系列FPGA时钟资源对xilinx fpga的底层时钟资源做过说明,但是对于fpga的应用来说,使用Clocking Wizard IP时十分方便的。
2023-06-12 17:42:032883

FPGA技巧Xilinx

本帖最后由 lee_st 于 2017-10-31 08:58 编辑 FPGA技巧Xilinx
2017-10-21 20:30:04

FPGA技巧Xilinx

FPGA技巧Xilinx,,
2017-09-28 13:45:41

FPGA电源设计挑战:我可以使用PMIC吗?

在电路板或TPS650860评估模块上对器件进行编程,以进行测试。TPS65086100具有多种示例配置,可快速适应某些最流行的FPGA和多处理器片上系统(MPSoC),如Xilinx Zynq
2018-07-24 17:27:53

Xilinx 7系列FPGA管脚是如何定义的?

引言: 我们在进行FPGA原理图和PCB设计时,都会涉及到FPGA芯片管脚定义和封装相关信息,本文就Xilinx 7系列FPGA给出相关参考,给FPGA硬件开发人员提供使用。通过本文,可以了解到
2021-05-28 09:23:25

Xilinx FPGA配置的一些细节

:CCLK,重新生成download.bit,SelectMAP加载,FPGA工作正常!查Xilinx关于SelectMAP的说明(v4的配置手册ug71.pdf),发现一句话:The BitGen
2015-09-22 23:36:50

Xilinx FPGA配置的一些细节

Xilinx FPGA配置的一些细节0 参考资料(1) Xilinx: Development System Reference Guide. dev.pdf, v10.1在Xilinx的doc目录
2015-08-20 22:57:10

Xilinx FPGA配置的一些细节

Xilinx FPGA配置的一些细节0 参考资料(1) Xilinx: Development SystemReference Guide. dev.pdf, v10.1在Xilinx的doc目录
2016-05-22 23:38:23

Xilinx FPGA入门之PLL实例的基本配置

Xilinx FPGA入门连载24:PLL实例之基本配置 1 工程移植可以复制上一个实例sp6ex7的整个工程文件夹,更名为sp6ex8。然后在ISE中打开这个新的工程。 2 新建IP核文件
2019-01-21 21:33:40

正在加载...