电子发烧友App

硬声App

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>基于FPGA的数字核脉冲分析器硬件设计解析

基于FPGA的数字核脉冲分析器硬件设计解析

12下一页全文

本文导航

  • 第 1 页:基于FPGA的数字核脉冲分析器硬件设计解析
  • 第 2 页:FPGA
收藏

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

相关推荐

基于ARM微控制器LPC2134的多道脉冲幅度分析器设计

  多道脉冲幅度分析器不仅能自动获取能谱数据,而且一次测量就能得到整个能谱,因此可大大减少数据采集时间,与此同时,其测量精度也显着提高。自从20世纪50年代以来,
2010-09-25 09:26:132083

基于FPGA数字脉冲分析器硬件设计方案

为了研究数字化γ能谱仪,本文提出一种基于FPGA数字脉冲分析器硬件设计方案,该方案采用现场可编程逻辑部件(FPGA),完成数字多道脉冲幅度分析仪的硬件设计。用QuartusⅡ软件在FPGA平台上完成了数字脉冲的幅度提取并生成能谱。
2013-11-21 10:57:261948

FPGA数字脉冲分析器硬件电路

基于FPGA数字脉冲分析器硬件设计方案,该方案采用现场可编程逻辑部件(FPGA),完成数字多道脉冲幅度分析仪的硬件设计。
2015-02-03 09:55:051870

1645A数据错误分析器操作和维护手册

1645A数据错误分析器操作和维护手册
2018-12-06 16:19:57

16500C逻辑分析系统的状态和时序分析器

16500C逻辑分析系统的状态和时序分析器
2019-02-28 13:26:11

FPGA IP的相关问题

我用的是xinlinx spartan6 FPGA,我想知道它的IPRAM是与FPGA独立的,只是集成在了一起呢,还是占用了FPGA的资源来形成一个RAM?如果我以ROM的形式调用该IP,在
2013-01-10 17:19:11

FPGA硬件设计教程资料

,整板硬件包括FPGA电路, DDR3电路,外围接口电路,加上时钟和控制逻辑等辅助电路,形成一个完整的、一体化的数字系统硬件平台。能够快速接入FC-AE网络,实现光纤总线终端的数据通讯。课程提供项目
2021-11-17 23:12:06

FPGA单片机DSPASIC解析

转成电路连接,从最基本的逻辑门层面上连接成电路(参见数字电路书上那些全加器触发什么的)。应该说,虽然看起来像一块CPU,其实是完全硬件实现的。后来因为写代码麻烦,对控制部分比较薄弱,本来跟其他CPU
2020-10-22 11:28:52

FPGA脉冲丢了一段脉冲

如题,小弟最近做一个用FPGA驱动电机的板子,用STM32把FPGA需要发出的脉冲的宽度和个数都计算好,然后用8位的并口,通过一个时钟上升沿写进FPGA,在FPGA内部进行运算之后发出脉冲,刚开始
2019-01-28 00:41:02

FPGA脉冲如何根据指定数值输出?

分析了抖动偏频激光陀螺信号的解调原理,提出了一种利用数字信号处理技术并采用FPGA实现的抖动解调方法;通过对激光陀螺脉冲计数值高速采样并采用数字滤波器滤波处理,可以有效消除抖动引起的信号噪声,得到
2018-08-30 09:21:12

FPGA的软、硬核以及固的概念

, 节约将近90% 的逻辑资源。 软(Soft IP Core) : 软在EDA 设计领域指的是综合之前的寄存传输级(RTL) 模型;具体在FPGA 设计中指的是对电路的硬件语言描述,包括逻辑描述
2018-09-03 11:03:27

A+M通信过程解析

数据传输效率低,这将严重影响产品的性能;而如果采用高速并口,则占用管脚多,硬件成本将会增加。为解决这一痛点,各大芯片公司陆续推出了兼具A和M的多核异构处理,如NXP的i.MX8系列、瑞萨的RZ
2022-11-23 15:09:45

正在加载...