电子发烧友App
ISE中的Verilog Test Fixture类型的.v文件为啥在Implementation中显示？如何修改？
- ISE(35876)
相关推荐
ISE 11.1 webpack中支持的设备实现
嗨，我正在使用ISE 11.1 webpack。我看到在设计属性中，它提到了大多数Xilinx FPGA的版本，如V2，V2P，V4，V5 ......几乎所有设备的综合似乎都要通过，但
2018-10-12 14:31:12
ISE 12.3中的SmartXplorer问题
你好我正在使用ISE 12.3，当我启动SmartXplorer时，ISE没有显示SmartXplorer结果，我也无法将最佳策略复制到项目中。 result.html文件没问题，但ISE报告有错
2018-10-24 15:27:06
ISE 13.3进行模拟时显示警告
当我在ISE 13.3中进行模拟时，报告显示以下警告：警告：模拟器：732- 忽略Verilog文件C：/Xilinx/13.3/ISE_DS/ISE//verilog/src/glbl.v认为它对
2019-02-18 10:58:11
ISE Verilog仿真
我使用ISE13.4 Verilog_test_fixture 仿真。我的源程序是模块化设计的，几个子模块间用wire线把输入输出连接，在仿真的时候这些线全为x，这该怎么办？
2017-04-25 01:00:26
ISE12.1 那个verilog text fixture 怎么写？
以前用的别的版本的，可以用bench什么的，现在那个verilog text fixture 仿真不出来，还要在add 。。。 那个地方加一些语句，不知道这里语句是怎么写的？我直接从原来的地方复制
2014-03-30 10:11:37
ISE14.2在Language Templates中没有Coregen，不能查看IP core模板
在使用ISE14.2的过程中，在工程内创建了.xco文件，在Language Templates中只有Tcl，UCF,VHDL,Verilog四项，没有Coregen，不能查看IP core模板，建立的.xco文件也不能使用起来。请问这是什么原因？
2015-02-09 11:27:29
ISE与Modelsim联调
Modelsim建议步骤：在每次仿真之前先建立一个文件夹，为了避免在仿真过程中出错，我们建议在每次启动modelsim之前先修改文件夹的设计路径问题。如何在modelsim中无法对新建立的.V文件
2015-01-27 10:21:14
ISE关联仿真库遇到secureip出错怎么办？(附答案）
）。正确的secureip文件夹路径在ISE文件夹下的verilog子目录中，详细的路径为：ISE→verilog→questasim→10.1b→nt→secureip，选择好子目录后，点击确定，界面
2020-03-01 23:52:01
ISE可以将.sch文件转化为.v文件吗？
单位之前的项目一直用原理图做开发，现在觉得不宜进行大型开发，想把之前的工程里的文件全部转化为verilog代码，即将原有的.sch文件转化为.v文件，ISE有这种自动转化的功能吗？还是有别的方法？
2017-08-10 16:42:49
ISE是如何调用ModelSim进行仿真
创建test.vhd 和test_tb.vhd文件并添加到工程中，这里不细说如何创建HDL源代码。然后配置ISE的仿真器，右键选中FPGA芯片，点击properTIes，然后在Simulator选择
2019-06-03 09:11:11
ISE许可证已成功加载，但许可证管理器中未显示任何功能
成功”的信息，但两者都显示在“管理许可证”选项卡下：未列出任何功能。你能解释一下发生了什么吗为什么没有从许可证文件中提取产品？服务器名称和NIC ID正确并反映文件中的内容。任何想法？问候WOJTEK以上
2018-12-24 13:50:27
Verilog 变量中位的数值类型
Verilog 变量中位的数值类型Verilog变量中每个位（bit）的数值类型有四种，分别为1，0，Z，X。其中1，0比较明确就是高、低电平。而x, z在逻辑设计中也经常用到来建模。X，Z既可以
2021-08-04 09:42:28
ise和modelsim联合仿真每次修改都要重新启动modelsim吗
刚开始用modelsim，在ise和modelsim的联合仿真中，一般都是从ise中启动modelsim的，但是如果仿真文件有错，或者要修改仿真文件，难道都要先关掉modelsim，然后再在ise中打开modelsim，不能不关闭modelsim直接进行修改仿真文件，然后直接进行仿真吗
2015-11-12 10:11:44
ise烧录文件到板子中的步骤
; Generate File..."等待创建成功。工程文件夹中就会出现3.2步骤中设置好的.mcs文件--test2.mcs（本例中为test2) 4. 进行烧录： 4.1 Target
2015-01-24 14:04:55
verilog VHDL 读文件问题
1.我想使用Verilog写一个读文件的模块，接口规划如下：module read_file_v #(parameter SIZE= 8)(input clk,input resetn,input
2016-01-14 22:31:19
verilog中generate语句的用法分享
generate为verilog中的生成语句，当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段Verilog代码的时候
2020-12-23 16:59:15
verilog在psoc中延迟
大家好使用Verilog语言，可以在PSoC中创建类似CysDelay-（）、CysDelayUs（）的毫秒级或微秒级延迟。……任何人请帮助我如何使用Verilog在PSoC中创建延迟 以上
2018-11-06 14:17:33
在ISE 14.7中，使用dbus_move_error处理映射失败
NGDBUILD日志文件“test.bld”...NGDBUILD完成了。流程“翻译”已成功完成开始：“地图”。运行地图......命令行：map -intstyle ise -p
2020-03-10 10:11:51
在verilog 95/2k中不允许使用Waring Root scope decartion
大家好我正在使用xflow在ISE 13.3中实现一个设计。在我的一个参数文件工具中的文件汇编期间，显示警告“在verilog 95 / 2k中不允许使用Waring Root scope
2020-03-12 11:19:20
在CCS中修改了sensortag源文件怎么生成hex文件并烧录到sensortag中？
如题，修改了示例的sensortag App源代码，并debug成功，如何生成.hex文件，并通过smartRF flash programmer烧录到sensortag中我使用的是cc2650stk + devpack debuger
2020-03-13 09:14:55
在Linux中安装12.2 ISE怎么启动
我已经下载并成功运行.xsetup到Debian lenny但现在我在终端输入：/opt/Xilinx/12.2/ISE_DS# source settings32.sh/ bin / ls
2018-12-07 11:09:57
在uboot中更改ddr大小需要修改哪些文件呢？
我们在Ubootv2018.11-stm32mp1-r2中使用stm32mp157a处理器。1个版本。在这个DDR中有512MB的内存。我们想将DDR 大小 512MB 更改为 1GB，我们该怎么做？在 uboot 中更改 ddr 大小需要修改哪些文件？请帮助我们。
2022-12-19 06:39:59
DATA2MEM错误：.bit文件中无法识别的设备类型怎么办
.... elf tag microblaze_0 -o b bin / download.bit我在.bit文件中收到ERROR：Data2MEM：4 - 无法识别的设备类型，'7k325tffg900'还有一些INTERNAL_ERRORS。我使用KC705开发板并运行ISE 14.6。有什么建议？这是一个已知的问题？问候，
2020-07-19 13:18:09
EDK和ISE Block ram问题
合适的核心。3.将新核心导入ISE（通过add-source从XPS添加xmp文件）4.综合设计5.通过单击xmp文件导出到SDK，并“将硬件设计导出到没有比特流的SDK”6.在SDK中创建板项目
2019-07-09 09:14:01
ETH-CH32v20x_v307在Freertos中添加以太网
，V20x在操作系统中不支持硬件压栈，V307可以，所以V20x的中断声明只能使用软件压栈，如图：
对启动文件的修改主要修改的是804寄存器和mstatus寄存器，修改可参考青稞V4内核手册
2023-08-09 10:41:26
FPGA小技巧，在设计文件中，如何确定信号是reg型还是wire型？
在设计文件中，如何确定信号是reg型还是wire型？当我们使用Verilog时，对于信号定义为reg型还是wire型比较混乱，那么今天我们就来讲一讲如何快速的进行信号定义。在Verilog中
2019-10-21 10:47:05
FPGA配置中MASK掩码文件问题
请问有没有对ISE bitgen生成mask文件有所了解的？目前看到MASK文件中是1的表明该位在FPGA工作的过程中可能会发生变化，因此在配置数据比对过程中应该将该位屏蔽掉。那么ISE生成MASK
2017-11-23 09:31:30
LabVIEW如何修改指定文件中的变量
标贴打印机打印标贴，有几个变量，在数据库中创建变量参数，引用标签模板，只要修改模板中变量即可打印不同标签。在LabVIEW中如何如何编程修改.lbl标签文件模板中指定的几个变量？用文件I/O里的函数吗？我怎么没找到
2013-01-11 15:26:58
PicoBlaze在ISE 14.7中复制文件出错该怎么办？
有v2_bscan-BSCAN_VIRTEX2（）。文件层次结构显示在附图中。我不能做任何进一步的事情。甚至Check Syntax都出错了。以上来自于谷歌翻译以下为原文I have a PicoBlaze
2019-07-30 09:15:36
RISCV自定义指令编译生成.verilog文件后如何修改其中的地址？
各位老师好，本人最近在自学riscv，在使用蜂鸟e203自定义指令拓展时，遇到了一些问题，我在 Linux中通过修改gnu工具链加入了新的dot指令，并成功生成了可执行文件，通过objcopy转换
2023-08-12 07:43:03
Unix 5.21 Fixture锁内部错误-11
外出使用dgn锁定夹具。我们只在Unix版本5.21中看到这个问题，B3.80没有这种问题。它是软件错误吗？是否有可能解决这类问题？谢谢，感谢您的帮助！问候，大卫 以上来自于谷歌翻译 以下为原文Hi
2019-03-12 12:04:06
Vivado与ISE的开发流程以及性能差异
不支持更老的设备（Spartan, Virtex-6 以及之前的 FPGA） 。同样 ,ISE 也不再支持 7 系列之后的设备ISE 和 Vivado 之间另一个重要的区别就是约束文件的类型。在 ISE
2021-01-08 17:07:20
Xilinx FPGA入门连载8：Verilog源码文件创建与编辑
好的Verilog工程源码文件。此时，在source_code文件夹下也出现了sp6.v文件。 2 Verilog源码文件编辑在sp6.v源文件中，输入一段对时钟二分频的代码，编辑好后的sp6.v源文件代码
2015-09-21 11:18:07
am5728修改文件系统显示串口，请问为什么SD卡中的文件系统没有/etc/inittab文件，应该在哪里修改？
是UART3，启动正常；如今自己的板子调试串口修改为UART1在修改根文件系统的串口显示终端的过程中遇到问题：SD卡中的文件系统没有/etc/inittab文件，不清楚在哪里进行修改，uart1的打印信息到
2018-06-21 00:52:18
for always可以在block中合成的吗？
嗨，我使用Vivado for Matrix Multiplication在verilog中编写了一个代码，我想在FPGA ARTIX-7板上实现它。在我的代码中，我有一个“Generate
2018-10-30 11:11:06
helloword程序如何修改makefile？
放入到了e203_hbirdv2文件夹中，使用make run_test命令可以仿真，但是如何将这个文件下载到单片机呢，参考大佬的分享也没弄懂怎么修改makefile
2023-08-12 07:39:10
【FPGA学习】如何使用 ISE 编写约束文件
表示使用 ISE 的文本编辑器编辑约束文件。可以通过选择 ISE 的菜单项 Edit|Preferences，在 Preferences 设置对话框的 Editor 选项卡中设定约束编辑工具，如图
2018-09-29 09:18:05
【技巧分享】在设计文件中，如何确定信号是reg型还是wire型？
always模块引导的，因此属于wire类型：案例五：在测试文件中，凡是initial模块引导的信号都是reg类型，因此下面代码属于reg类型：掌握了信号类型的原理，就非常好判断信号的类型了。大家试着多看一些
2020-03-01 23:58:14
【求助】Xilinx ISE 14.7 create_ise无法生成test.xise问题
example_design\par文件夹下有名为create_ise.bat的文件，只要运行此文件就会产生一个名字为test.xise工程（仿真测试用的工程）。但无伦是双击还在在CMD下运行都未能成功。具体运行
2015-03-31 12:01:28
【转】基于ISE的仿真
，则ISE会自动将其加入到仿真的分层结构中，在代码管理 区会列出刚生成的测试文件test_bench.tbw，如图4-34所示。 图4-34 测试文件列表 选中test_bench.tbw文件，然后
2012-12-07 09:53:29
一个ISE项目中的多个测试夹具
我试图将两个Verilog测试平台放入一个ISE项目文件中，如下所示：当我尝试使用第二个测试平台（Encoder_TestFixture.v）运行模拟时，项目经理似乎总是使用第一个测试平台
2019-03-06 11:35:16
为什么ISE 10.0中的设备很少？
在我安装了ISE 10.0之后，我发现设备很少.V5系列只是一个设备。注册ID是可用性和过期永远不会。我更新XILINX后，ISE中的设备没有增加。我很困惑。以上来自于谷歌翻译以下为原文After
2018-11-20 14:09:40
为什么ISE无法将DCM置于设计中？
需要放置在特定的相对位置表格中。在RPM网格中需要的相对坐标（可在FPGA编辑器中看到）显示在组件名称旁边的括号中。由于放置限制，不可能将组件放置在所需的形式中。 DCM clk_root
2019-08-05 09:10:28
为什么在verilog中添加与逻辑的其他部分无关的进程会影响输出？
为什么在verilog中添加与逻辑的其他部分无关的进程（带有always语句）会影响输出？我将该过程添加到verilog代码中，即该过程中的一个寄存器将根据状态机中的某些信号变高或变低，并且此过程中
2019-03-27 07:37:35
为什么BRAM无法在最新的ISE 14.7中初始化文件但在ISE 12.2中工作正常？
我有一个针对spartan-6（LX45）的项目，该项目在ISE 12.2中没有出现任何问题。最近升级到ISE 14.7项目不再正确构建。问题是BRAM没有正确初始化。此项目中BRAM使用的方法
2019-07-12 15:10:57
为什么我无法在MPLABX v3.30中编译？
。它们似乎都以相同的方式失败。然后我回到MpLabX v2.30，使用v3.30失败的每个项目在v2.30中编译得很好。甚至是PIC16F18313的测试项目。当我在v2.30中编译项目时，我得到
2019-08-15 12:17:46
为什么运行CSL库文件中的mcbsp例程显示TEST FAILED？
提示 TEST FAILED。并且，当我把鼠标放在taskFxn()这个函数上时，显示请问为什么会这样？
2019-10-25 07:37:28
代码在fpga中给出错误的结果
嗨，我在代码中需要一些帮助，这样可以在模拟中给出正确的结果但在fpga中输出结果不正确我无法附加文件。它给出了以下错误更正突出显示的错误，然后重试。附件的testdesign3_100v
2019-04-02 09:32:57
仿真时在verilog中使用$readmemb读取文件时无效，出现Failed to open readmem file“data.txt”in read mode
工程才可以。 但如果需要读取或写入工程本身的文件夹之外的txt文件中，就涉及到路径问题，在verilog中使用这个下面的系统任务命令 $readmemb("filename"
2016-06-21 13:52:59
使用VIO IP在ISE Design SUite软件中调试时遇到以下错误该怎么办？
大家好。我使用VIO IP在ISE Design SUite软件中调试设计。当我运行工具有以下错误：检查扩展设计...错误：NgdBuild：604 - 类型为'chipscope_vio'的逻辑块
2019-08-02 08:10:22
使用nuclei stuio将软件程序编为.Verilog，在vivado中仿真出现的问题求解
Header.
在config.v中增加宏定义： `define FPGA_SOURCE
将tb_top.v设置为顶层, 并添加如上图读入.verilog文件的路径，保存文件。
请问胡哥，上述步骤有出现错误或疏漏吗
2023-08-16 08:20:13
利用fsdbedit工具修改fsdb波形文件中模块的层次路径信息
，这个时候，如果能直接修改fsdb波形文件的层次路径，将tb_top1.xxx.a，修改为tb_top2.yyy.a，那么就可以直接在仿真环境B中，将模块D的代码和波形中模块D的波形进行对应了。一
2022-04-02 17:30:33
可以在硬件（Verilog）中更轻松地完成此任务吗？
使用SelectMAP接口从Virtex FPGA回读时，输入比特流中存在有效和无效数据。由ISE创建的逻辑位置文件（.LL）指定有效数据在回读比特流中的确切位置。需要通过解析.LL文件来过滤有效
2020-05-29 13:55:56
在哪个文件中应该定义端口l_data？
缓存...错误：EDK：440-platgen失败并出现错误！make：*** [implementation / system.bmm]错误2Done！---我一直在努力确保外围设备的.mpd，.v
2019-02-20 08:59:13
基本Verilog中的变量有线网类型和寄存器类型
逻辑，应在敏感信号表中列出所有的输入信号；7、所有的内部寄存器都应该可以被复位；8、用户自定义原件（UDP元件）是不能被综合的。一：基本Verilog中的变量有线网类型和寄存器类型。线网型变量综合成wire，而寄存器可能综合成WIRE，锁存器和触发器，还有可能被优化掉。二：veril...
2021-07-29 06:10:04
如何以verilog代码访问存储在BRAM中的像素值？
嗨朋友们，我正在尝试使用块内存生成器访问存储在ROM中的.coe文件。我想为此编写一个verilog代码。如何以verilog代码访问存储在BRAM中的像素值？提前致谢。以上来自于谷歌翻译以下为原文
2019-02-26 09:48:33
如何在verilog中编写代码？
是5位模式。我决定编写一个代码来生成值，而不是在LCD上看到它我会创建一个文本文件并将结果写入该文件。任何人都可以告诉我如何在verilog中编写代码，这将允许我给出一个特定的频率，以便我可以绕过信号发生器的使用并在代码中输入各种频率值并获得不同的结果？谢谢
2019-10-29 09:40:37
如何编程我已经在xilinx ise 9.2i中创建的位文件？
嗨，我刚刚得到了Virtex-5 boardXC5VLX110T-FF1136，它只有一根电源线，没有编程电缆。我不知道如何编程我已经在xilinx ise 9.2i中创建了位文件，我需要一些紧急
2019-08-15 10:18:59
怎么在verilog中实现一个相当大的LUT
大家好，我正在做一个项目，要求我在verilog中实现一个相当大的LUT。我想在MATLAB中生成值，然后使用.csv或类似文件将它们导入到verilog中，而不是直接将它们全部输入。有没有
2019-04-19 13:54:38
怎么在Vivado 2015.3中创建一个库
：库'work'中找不到包'tap'[Synth 8-1031]未声明tap_state [Common 17-69]命令失败：合成失败 - 请查看控制台或运行日志文件以获取详细信息因此，我正在搜索相关
2019-04-15 12:38:48
怎么使用synplify从ISE 14.5中为coregen核心进行合成
嗨，我认为这仍然可以作为xilinx问题（而不是synplify pro问题），因为我在xilinx ISE 14.5中使用synplify pro仅用于合成。所以这里......我在verilog
2019-03-12 09:08:41
怎么让ise 12.4设置为verilog而不是vhdl
总是会回到verilog，并且在Generation下将优先语言设置为toverilog。我怎样才能将此永久物设置为vhdl！谢谢你的帮助！以上来自于谷歌翻译以下为原文I use ise
2019-01-24 10:28:25
我在ISE 13.1中找不到“启用多线程”
大家好， 当我使用ISE 12.4时，我可以在Map和PAR中选择“启用多线程”属性。但是在ISE13.1中，这个属性被放弃了。为什么？谢谢。最好的祝福。以上来自于谷歌翻译以下为原文Hi all
2018-10-12 14:18:48
数字逻辑门在Robei软件中利用Verilog语言实现的方式
；//学习Verilog assign的写法。该代码实现的是与门逻辑运算。 4）保存。点击工具栏图标，或者点击菜单“File”中的下拉菜单“Saveas”，将模型另存到一个文件夹中。 5）运行。在工具栏
2015-04-03 11:18:25
无法在Linux OS中运行ISE 10.1安装
你好。我不能在SUSE Linux企业版10中运行ISE 10.1安装，也不能在Red Hat 5 OS中运行。我运行* .exe文件，但没有任何反应。也许有人不知道问题出在哪里？ （顺便说一句，我
2018-11-23 14:16:21
无法在Xilinx ISE 11.1中使用UCF实现设计
我遇到了我的UCF问题。问题是ISE中的实现工具无法找到我的网络路径。我有一个瞬时组件的层次结构（设计是在vhdl中），即顶层模块的瞬间称为u_ddr_interface然后 - > inst
2018-10-10 11:47:12
无法找到Modelsim可执行文件
我安装了xilinx 9.1i。安装完成后我写了VERILOG TEST FIXTURE。但是，当我尝试模拟它时，会出现以下错误：“Project Navigator无法找到Model
2018-12-03 15:52:27
是否可以在11.1中打开11.5 ISE项目？
在10.1中打开此外，是否可以在11.1中打开11.5 ISE项目？总是感谢帮助。谢谢，祖宾以上来自于谷歌翻译以下为原文Simple question - Can I have Xilinx ISE
2018-11-21 14:32:33
有没有办法在ISE中设置Include目录？
/ ...不存在”。目录C：/ blah / blah / ...在另一个人的计算机上，并被硬编码到项目ISE文件中。我编辑了ISE文件，以便Include目录对我的计算机是正确的，但不幸的是，当我尝试
2018-10-12 14:13:51
浅析System Verilog中的整数数据类型
“unsigned reg ”类型在testbench中，我们为每个变量赋值不同的数字。其中一些赋值中有“x”，以显示2-state vs. 4-state变量如何处理“x”。我们还为一些变量赋值正负值，看看
2022-10-11 14:15:42
程师分析实例，带你走近Xilinx FPGA设计[转]
名称，Location 最好选用和 project 文件所在目录同一个目录。将 Add to project 选单选中，该文件将自动被加入当前 project 中。在左边窗口中选择建立的文件类型，如图 8
2012-07-17 21:20:20
请教在ISE自带的ISIM中怎么让数据显示成模拟波形.
请教在ISE自带的ISIM中怎么让数据显示成模拟波形.看的好多都说ISim不可以显示成模拟波形，只有Modelsim才可以，请教大神啊
2014-09-12 13:58:20
请问Verilog中的测试文件怎么写
谁能给个verilog中的.vt格式文件的建立路径，比如要建一个.v文件的路径是：quartus/new/Verilog hdl file;再比如要建一个时序文件，路径是：quartus/new
2016-05-17 21:59:24
请问在CMD文件中如何修改head和stack的大小？
[size=150%]请问在CMD文件中如何修改head和stack的大小，程序出现意想不到的问题，有的值时变时不变，问了别人，说是要修改stack的大小。
2018-07-25 08:36:16
请问flash中的数据怎么修改
有一段数据放在FLASH中，正常程序会调用这段数据然后还要修改。但是CCS中比较奇怪。程序做了如下修改f28035.cmd文件中在sections中加入了flashtest:>FLASHB
2018-08-27 10:22:01
ISE时序约束
ISE时序约束:What effects do timing constraints have on your project?• The implementation tools do
2010-01-11 08:54:06
87
87PCI总线仲裁参考设计Verilog代码
/Target Design:Files: APPSPCIMASTER*.*Top Level Design: TOP.SCHSimulation Test Fixture: TOP.TF (Verilog
2010-07-19 16:41:3849
49ISE仿真器经典教程
) simulatorthat enables you to perform functional and timing simulations for VHDL, Verilog andmixed language designs.This ISE Simul
2010-11-19 16:01:120
0
工商网监
评论