调试过程中的一点小问题
生成IP核的调用之后,然后对其进行例化,格式是
rrra YourInstanceName (
.clka(clka),
.addra(addra), // Bus [9 : 0]
.douta(douta)); // Bus [43 : 0]
然后调用sinplify,对其进行综合,结果很不顺利。首先是synplify报不支持器件,才发现synplify 9.6.2是2008年的产品,比Spartan6器件还要老。更新到Synplify Pro D-2010.03之后,器件是支持了,但是一综合就报错停止了,却不提示有什么错误。查看工程文件夹下面的.log和.srr文件,里面也是啥信息都没给。没办法,只好切换会使用XST进行综合。这回能给出信息了:因为例化了28次,所以有28个错误,全部提示ERROR:HDLCompilers:26 - "f7.v" line 49 unexpected token: 'rrra'。
HDLCompilers:26这个错误,一般情况下是把wire类型的值赋给了reg型的变量才提示的,但是仔细检查了程序没有发现有不对的类型声明,非常纳闷。思考了好久才发现,问题竟然就出在IP调用的身上。原来,我在使用rrra ROM0(start,addr0,temp0);调用之后,对应的douta它是一个端口,自然是wire类型的,而程序声明中temp0是一个reg型的,用来传递参数时因为类型不匹配自然提示错误了。
这里也发现了在ISE中调用synplify进行综合的一个不足之处,就是如果源程序中如果有错误的话,在直接调用synplify时,并不给出错误的具体信息,而是直接终止综合;没办法还得使用XST点击“check syntax”进行程序的语法检查,而在synplify环境下点击“syntax check”一样也能给出错误信息。看来二者的接口还不是非常完善吧。
6系列FPGA中使用块RAM的心得(4)
- FPGA(591969)
- RAM(113632)
相关推荐
【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章FPGA片内RAM读写测试实验
RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。
2021-01-22 09:43:114794
FPGA中块RAM的分布和特性
在选择FPGA时,关注LUT(Look-Up Table)和BRAM(Block RAM)是非常重要的,因为它们是FPGA架构中的两个核心资源,对于设计的性能和资源利用至关重要。
2023-11-21 15:03:06548
FPGA 内部详细架构 精选资料分享
互连线资源(Interconnect)4.嵌入式块 RAM(BRAM)(Block RAM)5.底层内嵌功能单元6.内嵌专用硬核7.致谢FPGA 芯片整体架构FPGA 芯片整体架构如下所示,大体按照...
2021-07-30 08:10:06
FPGA——工程师谈设计技巧设计秘笈
、FPGA一般触发器资源比较丰富,而CPLD组合逻辑资源更丰富。6、FPGA和CPLD的组成:FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核
2020-10-21 10:32:50
FPGA基础知识1(FPGA芯片结构)
,实际上每一个系列的FPGA都有其相应的内部结构),FPGA芯片主 要由6部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌
2017-05-09 15:10:02
FPGA工作原理与简介
功能(如RAM、时钟管理和DSP)的硬核(ASIC型)模块。如图1-1所示(注:图1-1只是一个示意图,实际上每一个系列的FPGA都有其相应的内部结构),FPGA芯片主要由6部分完成,分别为:可编程输入输出
2023-05-30 20:53:24
FPGA查找表
(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1的RAM。 当用户通过原理图或HDL语言
2012-04-28 14:57:28
FPGA的基本结构
一、FPGA的基本结构 FPGA由6部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式摸块RAM、丰富的布线资源、底层嵌入式功能单元和内嵌专用硬核等。 每个单元简介如下: 1.
2019-09-24 11:54:53
FPGA的基本结构
一、FPGA的基本结构 FPGA由6部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式摸块RAM、丰富的布线资源、底层嵌入式功能单元和内嵌专用硬核等。 每个单元简介如下: 1.
2016-07-16 15:32:39
FPGA的基本结构
一、FPGA的基本结构 FPGA由6部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式摸块RAM、丰富的布线资源、底层嵌入式功能单元和内嵌专用硬核等。 每个单元简介如下: 1.
2016-08-23 10:33:54
FPGA的基本结构
一、FPGA的基本结构 FPGA由6部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式摸块RAM、丰富的布线资源、底层嵌入式功能单元和内嵌专用硬核等。 每个单元简介如下: 1.
2016-09-18 11:15:11
FPGA的基本结构
一、FPGA的基本结构 FPGA由6部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元、嵌入式摸块RAM、丰富的布线资源、底层嵌入式功能单元和内嵌专用硬核等。 每个单元简介如下: 1.
2016-10-08 14:43:50
FPGA设计总结
、FPGA一般触发器资源比较丰富,而CPLD组合逻辑资源更丰富。6、FPGA和CPLD的组成:FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用
2019-07-03 10:17:14
FPGA设计总结十五条
优先级的“平行”语句。5、FPGA一般触发器资源比较丰富,而CPLD组合逻辑资源更丰富。6、FPGA和CPLD的组成:FPGA基本有可编程I/O单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源
2017-09-01 10:44:28
RAM数据流不起作用
我有8个Spartan 6 FPGA设计原型和一个外部DDR RAM。我使用Multi-Port-Memory-Controller并选择bank 3进行外部DDR-RAM连接。我的Spartan
2019-06-20 15:21:24
fpga的工作原理
的Spartan,Virtex系列等。查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。 目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有4位地址线的16x1
2008-05-20 09:46:10
Altera公司Cyclone系列器件内部ram使用率分析
[size=13.9200000762939px] 在使用Cyclone系列器件的过程中经常碰到综合报告中Total memory bits使用率只有不到50%,但想要继续使用多余ram时却发现无法
2015-09-05 18:59:57
OKMX6UL开发板的接口有对接ram或FPGA的测试程序吗
请问版主,OKMX6UL-C2工业级开发板的方案四,8位地址,16位数据接口有对接ram或者FPGA的例程或者测试程序么?谢谢。
2022-01-11 07:52:59
Spartan3系列FPGA用户指南(中文版)
章 “使用数字时钟管理器 (DCM)”第 4 章 “使用 Block RAM”第 5 章 “使用可配置逻辑模块 (CLB)”第 6 章 “将查找表用作分布式 RAM”第 7 章 “将查找表用作
2013-02-27 20:20:10
Vivado的多种RAM编写方式
Vivado综合可以理解多种多样的RAM编写方式,将其映射到分布式RAM或块RAM中。两种实现方法在向RAM写入数据时都是采取同步方式,区别在于从RAM读取数据时,分布式RAM采用异步方式,块RAM
2020-09-29 09:40:40
Xilinx FPGA入门连载49:FPGA片内RAM实例之功能仿真
`Xilinx FPGA入门连载49:FPGA片内RAM实例之功能仿真特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1jGjAhEm 1 Xilinx库
2016-01-25 12:55:23
Zynq-7000 SoC提供 FPGA 资源
Cortex-A9 处理器,但该器件上的 FPGA 数量存在差别,如表 1 所示:[td]Xilinx Zynq SoC可编程逻辑单元块 RAM 的容量大小 (Mb)DSP 切片
2018-08-31 14:43:05
【FPGA经典试题】FPGA内部资源模块——打响FPGA学习第一炮
或6 个输入、一些选型电路(多路复用器等)和触发器组成。开关矩阵是高度灵活的,可以对其进行配置以便处理组合逻辑、移位寄存器或RAM。在Xilinx 公司的FPGA 器件中,CLB 由多个(一般为4 个
2012-03-08 11:03:49
【Artix-7 50T FPGA试用体验】xilxin Artix-7 系列FPGA相关特性
到每一个触发器的时钟、时钟使能和时钟缓存。 Artix-7系列块存储器Artix-7系列FPGA的嵌入式块RAM为双端口的36Kb块RAM,位宽高达72bit。每个M36K有两个完全独立的端口,因此可以
2016-11-01 15:52:18
【连载视频教程(十三)】小梅哥FPGA设计思想与验证方法视频教程之嵌入式块RAM应用之双口RAM
,有对开发套件感兴趣的也可以加技术支持群472607506了解咨询。 今天是视频第十三讲,主要讲解FPGA芯片中提供的专用嵌入式块RAM的应用实例之一,也就是RAM IP核的使用。课程首先简单介绍了
2015-10-23 12:47:16
【锆石A4 FPGA申请】基于fpga的简易示波器
技术应用到测试机,这个我重点研究下,并分享学习心得。3、学习研究ad、da的使用方法,为后面的示波器开发打好基础。4、设计开发基于fpga的简易示波器,并分享开发心得。
2016-08-29 15:40:18
介绍FPGA开发板内部ram操作
设计来增设全新的芯片功能,据此实现了芯片整体构造的简化与性能提升。下面英尚微电子介绍FPGA开发板内部ram是如何操作的。 除逻辑外,所有新的FPGA都有专用的静态ram块,这些块在逻辑元素之间分布并由
2020-09-10 11:11:57
例说FPGA连载38:DDR控制器集成与读写测试之FPGA片内RAM概述
`例说FPGA连载38:DDR控制器集成与读写测试之FPGA片内RAM概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 我们所
2016-10-12 17:18:25
十年FPGA开发经验工程师谈设计技巧
编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等6部分组成。 CPLD的结构相对比较简单,主要由可编程I/O单元、基本逻辑单元、布线池和其他辅助功能模块组成。 7
2016-12-15 17:09:29
可运行petalinux的最小FPGA开发板
的 XC3S200A-VQG100 200K个门电路(4032个逻辑单元),28Kbits分布式RAM,288Kbits块RAM, 4个DCM, 3,SDRAM:Winbond W9812G6KH-6
2016-03-07 10:13:04
在FPGA中的RAM有与其他产品有什么不同?
的FPGA 都有其相应的内部结构),FPGA 芯片主要由6 部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块
2018-08-23 09:14:59
在FPGA内部中使用单时钟FIOF
FPGA入门嵌入式块RAM使用为FIOF(First In First Out)单时钟FIOF、双时钟FIOF(普通双时钟和混合宽度双时钟)由于单时钟FIOF只有一个时钟信号,所以可以在FPGA内部中使用单时钟FIOF用以其他模块数据的缓存。...
2021-12-17 07:59:18
在赛灵思FPGA中使用ARM及AMBA总线
国外的融合技术专家展示了一项基于FPGA的数据采集系统,用于合成孔径成像技术。采用了Xilinx ISE设计软件,支持ARM AMBA AXI4接口。文风犀利,观点新颖,FPGA中使用ARM及AMBA总线中不可多得的资料在赛灵思FPGA中使用ARM及AMBA总线[hide][/hide]
2012-03-01 15:48:17
基于FPGA的HDTV视频图像灰度直方图统计算法设计
系列中以18Kbits 为一块,在规模最小的型号XC3S100E 上集成了4 块这样的内存,如图2 所示:图2 Spartan-3E 系列FPGA 集成的Block RAM
2012-05-14 12:37:37
如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作
RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。1.实验原理Xilinx
2021-01-07 16:05:28
如何使用Virtex-4 FPGA的Block-RAM存储矩阵/ Vector的内容
我们如何使用Virtex-4 FPGA的Block-RAM来存储矩阵/ Vector的内容。例如,如何在BRAM中存储矢量A = [1 2 4 5 6 7 9 3]?OR矩阵B = 1 2 3 45 6 7 8 9 1 4 5
2020-05-27 06:43:47
如何使用Virtex-4 FPGA的Block-RAM存储矩阵/ Vector的内容
我们如何使用Virtex-4 FPGA的Block-RAM来存储矩阵/ Vector的内容。例如,如何在BRAM中存储矢量A = [1 2 4 5 6 7 9 3]?OR矩阵B = 1 2 3 45 6 7 8 9 1 4 5
2020-05-29 09:16:36
如何使用Virtex-4 FPGA的Block-RAM存储矩阵/ Vector的内容
我们如何使用Virtex-4 FPGA的Block-RAM来存储矩阵/ Vector的内容。例如,如何在BRAM中存储矢量A = [1 2 4 5 6 7 9 3]?OR矩阵B = [1 2 3 45 6 7 8 9 1 4 5 232 1]
2020-05-29 14:41:56
如何使用Xilinx模板创建一个通用的True Dual端口ram?
嗨,我正在使用Xilinx模板创建一个通用的True Dual端口ram。目标是在每个设计中使用此RTL,以便在切换FPGA系列时简化器件对器件的可靠性。从V5到K7。我修改了tempelate以
2020-07-23 10:14:09
如何在FPGA中使用分数?
你好xilinx用户,我正在使用FPGA实现人工神经网络。我想知道如何在FPGA中使用0.784,1.768..etc等数字。表示这些数字的方法是什么。以上来自于谷歌翻译以下为原文hello
2019-03-04 13:38:31
如何在块RAM中存储初始数据?有没有办法用for循环来实现?
09 C4 30 70 00 64 16 0D 0A我希望在FPGA打开后将此十六进制字符串存储在块RAM中,以便FPGA可以在需要时检索此字符串有没有办法用for循环来实现这个?问候费萨尔以上
2019-06-14 07:54:16
如何在块ram中加载RGB的所有值?
套件的块rams中,另一个块ram用于存储另一个与R G B阵列相同的可变温度。Xilinx已经提到XC5LX110T具有5328Kb的内部RAM存储器,因此我必须使用多大的图像来确保使用内部DDR
2019-01-30 08:36:28
如何在固件中使用内嵌的SPI RAM呢?
如何在固件中使用这些 2mo Ram。当我声明 soem 变量或使用新指令时,芯片会自动使用它吗?我的目标是使用 2Mo RAM。
2023-03-01 06:37:03
如何实现ASIC RAM替换为FPGA RAM?
大家好, 我使用Ultrascale Virtex Devices和Vivado工具, 在ASIC RAM中,ther是一个单独的奇偶校验写使能位,但在FPGA RAM中没有单独的Pariaty写使能位。 如何实现ASIC RAM奇偶校验写入启用ino FPGA RAM。谢谢娜文G K.
2020-04-24 09:37:05
如何知道S32K144中使用了多少RAM?
我如何知道 S32K144 中使用了多少 RAM?RAM = Data + Bss,如何知道软件运行时S32K144使用了多少RAM?S32K144 现在在不固定的点重新启动。
2023-03-23 07:04:20
如何读取块ram?
亲爱的大家我现在正在使用virtex5,我使用核心生成器IP制作块ram所以我将这些文件添加到项目(.vhd)以模拟代码IP的声明也已完成(将其添加为组件)但是在读取操作期间,我确定了块ram的地址
2020-06-11 09:47:52
学习FPGA的心得
部分的输入尽量少;4,CPLD设计可以假定延时很小,FPGA设计延时是一定要考虑的;5,跨时钟域(哪怕是同一个PLL产生的不同时钟)时,一定要用高速时钟把低速信号打一下,可以大大提高系统延时特性;6
2012-11-02 17:47:47
嵌入式块ram使用rom该怎样去实现呢
嵌入式块ram使用为rom(只读存储器)使用PC端的signaltap ii软件与FPGA内部搭建的片上逻辑分析仪连接,时刻查看FPGA内部的信号。使用Quartus II软件中提
2021-12-17 08:00:26
怎么在文件中转储一个块RAM地址及其内容
大家好,我曾使用Xilinx CoreGen生成块RAM,然后在我的设计中使用了它的实例化。该RAM适用于读写操作 - 在RTL sim中得到验证。我现在想要的是在访问此内存时相应地转储此特定RAM
2019-03-29 12:19:26
我所认为的FPGA是什么?及设计和应用
字节的 RAM 组成。FPGA 中存在的块 ram 的数量取决于 FPGA 的先进程度。例如,Spartan 6 FPGA 拥有比 Spartan 3更大的块 RAM。块 RAM 应该用于大型的实现。这两种
2022-04-03 11:20:18
时序报告指出我的块ram源和目标存在负面松弛的原因?
大家好,我正在使用nexys-4(Artix-7)板。使用IP集成器,我将BRAM配置为一个简单的双端口ram,因此由IP集成商提供的组件声明
2020-08-12 09:29:53
有什么更简单的办法可以实现在FPGA Spartan 6中使用吗?
的问题是:所有3种类型都可以在FPGA Spartan 6中使用,如果它们中的任何一种都有利于以更简单的方式实现。谢谢您的帮助。
2019-08-05 07:38:33
求助:FPGA ep1c6q240c8如何连接外部双口RAM?
小弟最近在设计一款双核采集系统使用ep1c6q240c8和tms320vc5509a双核,两块芯片使用外部双口RAM进行数据传输,请教各位大神ep1c6q240c8怎么和双口RAM连接啊???????????????????????
2012-11-05 10:42:41
请问如何从块ram读取值?
hithanx for ur support.I还有一个查询。如何从块ram(VirtexIIxc2v6000)读取值。是否必须在未初始化的寄存器中读取值?这意味着每次我必须创建一个新变量读取
2020-05-29 16:40:15
EP4CE6F17C8N ,Cyclone IV FPGA设备,INTEL/ALTERA
EP4CE6F17C8N ,Cyclone IV FPGA设备,INTEL/ALTERAEP4CE6F17C8N ,Cyclone IV FPGA设备,INTEL
2023-02-20 17:05:47
基于FPGA的双口RAM实现及应用
为了在高速采集时不丢失数据,在数据采集系统和CPU之间设置一个数据暂存区。介绍双口RAM的存储原理及其在数字系统中的应用。采用FPGA技术构造双口RAM,实现高速信号采集系
2010-02-11 11:20:2769
基于Actel FPGA的双端口RAM设计
基于Actel FPGA 的双端口RAM 设计双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合,如实现DSP与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大
2010-11-15 17:44:1982
FPGA内嵌的块RAM在FFT算法中的应用
在现代逻辑设计中,FPGA占有重要的地位,不仅因为具有强大的逻辑功能和高速的处理速度,同时因为其内部嵌有大量的可配置的块RAM,使其得到了广泛地应用,例如FFT算法的实现等。
2011-09-27 17:07:1254
6系列FPGA中使用块RAM的心得(3)
接下来就是调用IPcore,来产生ROM的IP了。流程就不多讲了,不清楚的同学可以看书,也可以简单浏览一下。在建立IPcore的时候,选择为Block Memory Generator,就进入了块RAM的调用。
2017-02-11 12:48:115087
3系列FPGA中使用LUT构建分布式RAM(1)
在赛灵思Spartan-3、3E等系列的FPGA中,其逻辑单元CLB中一般含有不同数量的单端口RAM(SRAM)或者双端口RAM(DRAM),这里的“单”或者“双”是由我们开发人员定义的。
2017-02-11 13:56:116348
3系列FPGA中使用LUT构建分布式RAM(3)
前面简要介绍了Spartan-3系列FPGA中分布式RAM的基本特性。为什么不从更高级的Virtex系列入手呢?我仔细看了一下各个系列的介绍、对比,Spartan系列基本就是Virtex系列的精简版,其基本原理是一样的,所以从简单的入手来融会贯通未尝不是一个好办法。
2017-02-11 13:57:401176
3系列FPGA中使用LUT构建分布式RAM(4)
前面讲了分布式RAM的方方面面,下面以RAM_16S为例,分别给出其在VHDL和Verilog HDL下面的模板代码(在ISE Project Navigator中选择 Edit---
2017-02-11 13:59:331323
FPGA设计中的RAM的两种实现方法
大家好,又到了每日学习的时间了,今天我们来聊一聊在FPGA设计中RAM的两种使用方法,RAM是用来在程序运行中存放随机变量的数据空间,使用时可以利用QuartusII的LPM功能实现RAM的定制
2018-06-08 11:30:2819562
Spartan-6 FPGA块RAM的技术参考资料免费下载
本指南是描述所有Spartan-6 FPGA中可用的Spartan®6 FPGA块RAM的技术参考。块RAM用于高效的数据存储或缓冲,用于高性能状态机或FIFO缓冲,用于大移位寄存器、大查找表或ROM。
2019-02-15 16:38:5913
xilinx 7系列FPGA里面的Block RAM
RAM。 今天咱们就聊一聊7系列FPGA里面的Block RAM。 在7系列FPGA里面,每个Block RAM最
2020-11-23 14:08:437379
FPGA的RAM存储资源详细资料说明
本文档的主要内容详细介绍的是FPGA的RAM存储资源详细资料说明包括了:1、 FPGA存储资源简介,2、 不同厂家的 Block RAM 布局,3、 块 RAM 和分布式 RAM 资源,4、 Xilinx Block RAM 架构及应用
2020-12-09 15:31:0010
FPGA中block ram的特殊用法列举
在FPGA中block ram是很常见的硬核资源,合理的利用这些硬件资源一定程度上可以优化整个设计,节约资源利用率,充分开发FPGA芯片中的潜在价值,本文结合安路科技FPGA做简单总结,说明基本原理。
2020-12-24 14:28:09916
使用FPGA调用RAM资源的详细说明
FPGA可以调用分布式RAM和块RAM两种RAM,当我们编写verilog代码的时候如果合理的编写就可以使我们想要的RAM被综合成BRAM(Block RAM)或者DRAM(Distributed
2020-12-30 16:27:529
如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作
RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。
2022-02-08 15:50:4912183
【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章 FPGA片内RAM读写测试实验
RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。
2021-03-15 06:09:4514
FPGA RAM简介和使用案例
在FPGA 逻辑设计中经常用到的数据存储方式有ROM、RAM和FIFO,根据不同的应用场景选择不同的存储方式。Xilinx 平台三种存储方式在使用过程中的区别如下。
2023-08-22 16:12:471380
FPGA在一个时钟周期可以读取多个RAM数据吗?
FPGA在一个时钟周期可以读取多个RAM数据吗?如何理解FPGA中存放程序的RAM? FPGA在一个时钟周期可以读取多个RAM数据 FPGA中的RAM是FPGA中存储数据的主要形式之一,许多FPGA
2023-10-18 15:28:20598
fpga双口ram的使用
FPGA双口RAM的使用主要涉及配置和使用双端口RAM模块。双端口RAM的特点是有两组独立的端口,可以对同一存储块进行读写操作,从而实现并行访问。
2024-03-15 13:58:1481
评论
查看更多