高质量的verilog代码至少需要包含以下几个要素：可读性、功能、性能、标准化、稳定性、可定位。
2023-07-18 10:09:07
601 
硬件描述语言（verilog，systemVerilog，VHDL等）不同于软件语言（C，C++等）的一点就是，代码对应于硬件实现，不同的代码风格影响硬件的实现效果。
2023-09-21 09:07:45600 
各位大神们，我是刚开始学Verilog的菜鸟，最近写testbench总是出错，还请大家能告诉我写测试模块到底是有个怎样的规则呢，比如下面这个四位全加器代码的testbench该以怎样的步骤来写呢？
2016-10-18 14:59:13
谁可以用Verilog HDL写一个关于彩灯控制器的代码，要求如下：1、设计一个彩灯控制器，使彩灯（LED管）能连续发出四种以上不同的显示形式；2、随着彩灯显示图案的变化，发出不同的音响声。教学提示
2016-03-10 17:08:14
Verilog 硬件语义
2015-10-18 20:15:23
1. 目的本规范的目的是提高书写代码的可读性、可修改性、可重用性，优化代码综合和仿真的结果，指导设计工程师使用VerilogHDL规范代码和优化电路，规范化可编程技术部的FPGA设计输入，从而做到
2017-12-08 14:36:30
Verilog HDL代码书写规范
2017-09-30 08:55:28
了解一下Verilog代码的基本程序框架，这样可以让我们先对Verilog程序设计有一个整体的概念把握，进而在后续的Verilog语法学习中做到有的放矢。阅读本节时请着眼于大体，而不要过分去苛求细节语法，细节的语法介绍将在后续的小节中慢慢展开。
2021-07-27 07:51:28
公众号自取代码MSP430的代码Verilog和VHDL都有，80C51的是Verilog写的，感兴趣的可以下载参考。关注公众号：AriesOpenFPGA回复：MSP430
2021-11-30 07:45:57
谁有ad9284或者ad9741的verilog代码，其他8bit 250Msps的ad也行，可以发邮箱feisheqq@sina.cn谢谢
2014-04-12 23:25:16
verilog写cpld的程序如何消除按键的抖动？
2014-04-02 09:22:03
[table][tr][td] 因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module.
2017-04-05 20:34:43
verilog语言测试文件怎么写，请大神帮忙~~~~
2013-07-15 15:42:51
请问什么是EDA？那么FPGA是EDA的一种，为什么要有EDA这么一个总的概念？
2014-07-09 18:13:42
类似C的环路结构如for-loop可能对学过C语言的人存在陷阱。其原因是在硬件语言中并没有隐含的寄存器这个条件，所以一般这些环路不可以在可综合代码中用来做算法迭代。在Verilog中，for循环一般
2018-08-08 11:02:25
FPGA verilog代码书写规范，很好的借鉴
2015-05-21 11:36:27
verilog写一个行为模型来替代实现。这种原型验证和仿真验证的不一致，导致了跟dummy模块设计一样的麻烦，那就是需要对代码进行反复修改。另外，在不同项目中有可能根据不同的情况采用不同的后端物理层来生
2023-06-02 14:48:35
年龄29岁，刚转行做硬件研发工作半年多，就是用FPGA与MCU和搭配一些外围电路设计的工作，好想有人去带我，来了半年公司不忙，没有做过项目，每天感觉好像在混日子，过得好空虚，目前在学习verilog
2014-08-20 10:29:44
如题，求赐教，有没有什么软件或者插件能够让verilog 代码自动对齐啊？
2015-04-10 18:31:19
`勇敢的芯伴你玩转Altera FPGA连载34：Verilog代码书写规范特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1i5LMUUD 虽然没有
2017-12-27 09:41:12
Language",by D.E.Thomas and P.R. Moorby例子代码比较实在，可以看下国外的verilog代码风格。缺点是没有注释，大家不明白可以提出来。
2012-11-02 14:05:22
喜我知道如何使用verilog为FPGA制作通用字节写，字写存储器模型。但有没有办法制作一点写内存模型？我在网上看了很多但找不到一个。而我所做的存储器模型最终会在读写时产生几个延迟周期（因为位写特性
2019-04-16 10:48:55
对Verilog代码仿真时，使用modelsim是电脑内存瞬间沾满，这是因为TB代码写的问题还是modelsim出问题了，一直都是好的，突然今天掉链子了，求大神解答
2014-10-04 18:18:03
做嵌入式系统开发，经常要接触硬件。做嵌入式开发对数字电路和模拟电路要有一定的了解。这样才能深入的研究下去。下面我们简单的介绍嵌入式开发中的一些硬件相关的概念。
2021-02-24 08:56:30
怎样在Verilog写的testbench测试VHDL模块??一个vhdl的工程模块，怎么用verilog写testbench 来调用模块仿真！！真心求帮助
2013-08-01 22:54:01
我想知道我是否可以使用逻辑单元（Spartan 6）的verilog代码，这样我就不必花时间为逻辑单元编写verilog代码。这可以节省我的时间，让我专注于其他部分内容，因为我有一个很短的时间来完成
2020-03-10 09:45:39
最近在学verilog，看到了特权同学的uart代码，但是只能收发1个字节，请问有大神有收发3个字节的代码么~最好是基于特权同学的写的，或者有详细注释也行，本人比较笨~
2016-10-09 17:06:24
题目描述：设计一个电路，使用时序逻辑对一个单bit信号进行毛刺滤除操作。高电平或者低电平宽度小于4个时钟周期的为毛刺。用verilog写出代码一、 解题思路：:计数器法分别定义一个高电平计数器
2021-07-22 09:18:41
是在描述硬件，即用代码画图。在 Verilog 语言中，always 块是一种常用的功能模块，也是结构最复杂的部分。笔者初学时经常为 always 语句的编写而苦恼.
2021-07-29 07:42:25
如题，看之前论坛里面讨论加密。找了一下，STM32就有硬件加密功能的呀。可是怎么用呀？代码要怎么写？比如说用标准库怎么写？用HAL库怎么写？用LL库怎么写？
2019-01-14 08:20:45
问下ARM3的硬件加速器只能用verilog写吗？
2022-09-30 10:45:39
CAN总线控制器Verilog代码
2008-05-20 10:32:12
167 ref-sdr-sdram-verilog代码
SDR SDRAM Controller v1.1 readme.txt
This readme file for the SDR SDRAM
2009-06-14 08:50:4432 xapp354 verilog代码
THIS DESIGN IS PROVIDED TO YOU 揂S IS? XILINX MAKES AND YOU RECEIVE NO WARRANTIES
2009-06-14 09:17:3534 曼彻斯特编解码,manchester verilog代码,Xilinx提供
THIS DESIGN IS PROVIDED TO YOU "AS IS". XILINX MAKES AND YOU
2009-06-14 09:33:15200 五个ARM处理器核心verilog/VHDL源代码
有几中编程语言。.net.vbh...
2010-02-09 11:32:13138 Verilog代码书写规范
本规范的目的是提高书写代码的可读性、可修改性、可重用性，优化代码综合和仿真的结果，指导设计工程师使用
2010-04-15 09:47:00106 在我国使用Verilog HDL的公司比使用VHDL的公司多。从EDA技术的发展上看，已出现用于CPLD/FPGA设计的硬件C语言编译软件，虽然还不成熟，应用极少，但它有可能会成为继VHDL和Verilog之后，设计大规模CPLD/FPGA的又一种手段。
2011-03-12 11:21:201686 本教程讲解了如何利用VERILOG硬件描述语言来设计和验证一个复杂的数字系统的方法。下面就复杂数字系统的概念、用途和几个有关的基本问题做一些说明
2011-05-09 17:01:370 本站提供的fpga实现jpeg Verilog源代码资料，希望能够帮你的学习。
2011-05-27 15:09:53200 Verilog 黄金参考指南是Verilog 硬件描述语言及其语法语义合并以及将它应用到硬件设计的一个简明的快速参考指南 Verilog 黄金参考指南并不是要代替IEEE 的标准Verilog 语言参考手册它不像
2011-12-26 15:03:060 Verilog代码覆盖率检查是检查验证工作是否完全的重要方法，代码覆盖率（codecoverge）可以指示Verilog代码描述的功能有多少在仿真过程中被验证过了，代码覆盖率分析包括以下分析内容。
2012-04-29 12:35:037899 verilog硬件描述语言课程讲义
2012-05-21 15:01:2933 电子发烧友网核心提示： 本例程是Verilog HDL源代码：关于基本组合逻辑功能中双向管脚的功能实现源代码。 Verilog HDL: Bidirectional Pin This example implements a clocked bidirectional pin in Verilog HDL.
2012-10-15 11:28:261525 电子发烧友网核心提示： 本例程是Verilog HDL源代码：关于基本组合逻辑功能中7段译码器的功能实现源代码。注意：程序运行在不同软件平台可能要作一些修改，请注意阅读程序中的注释
2012-10-15 11:52:4022583 Verilog硬件描述语言参考手册，Verilog语法内容介绍
2015-11-12 17:20:370 Verilog HDL硬件描述语言
有需要的下来看看
2015-12-29 15:31:270 verilog_代码资料，非常实用的代码示例。
2016-02-18 15:00:1036 verilog代码规范，学会写代码还不行，我们需要更加的规范。
2016-03-25 14:43:3824 八选一多路选择器 Verilog代码 附仿真结果（modelsim仿真）
2016-03-28 15:27:4232 本章介绍Verilog HDL的基本要素，包括标识符、注释、数值、编译程序指令、系统任务和系统函数。另外，本章还介绍了Verilog硬件描述语言中的两种数据类型。verilog相关教程材料，有兴趣的同学可以下载学习。
2016-04-25 16:09:3216 如果以笔者的脑袋去思考Verilog HDL 语言的“整合概念”就是“减少资源的使用”（最近全世界都搞环保）。在这里“资源”的意思再也不是单单FPGA 的逻辑资源，而是“时钟”和“步骤”。此外“整合
2016-04-25 16:09:3214 本章给出了一些用Verilog HDL编写的硬件建模实例。verilog相关教程材料，有兴趣的同学可以下载学习
2016-04-25 16:09:3225 ８乘８乘法器verilog源代码，有需要的下来看看
2016-05-23 18:21:1624 8051 verilog 版代码分享，有需要的下来看看。
2016-05-24 09:45:400 cpu16_verilog源代码分享，下来看看。
2016-05-24 09:45:4026 Verilog 入门的实例代码，有需要的下来看看
2016-05-24 10:03:0519 verilog_代码分享，有需要的朋友下来看看。
2016-05-24 10:03:0511 精品verilog实例程序代码，下来看看。
2016-05-24 10:03:0546 Xilinx FPGA工程例子源码：DDR SDRAM控制器verilog代码
2016-06-07 14:13:4338 VHDL语言编程学习Verilog硬件描述语言
2016-09-01 15:27:270 Verilog HDL硬件描述语言，感兴趣的小伙伴们可以瞧一瞧。
2016-11-11 11:20:1111 Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式
2017-11-09 17:34:587253 
描述了浮点型算法的加、减、乘、除的verilog代码，编写了6位指数位，20位小数位的功能实现并且通过仿真验证
2018-01-16 14:15:541 本文首先介绍了verilog的概念和发展历史，其次介绍了verilog的特征与Verilog的逻辑门级描述，最后介绍了Verilog晶体管级描述与verilog的用途。
2018-05-14 14:22:4443436 
高质量的verilog代码主要包含以下几个要素：可读性、功能、性能、标准化、稳定性、可定位。
2019-03-30 10:12:531780 
从数字电路中学到的逻辑电路功能，使用硬件描述语言(Verilog/VHDL)描述出来，这需要设计人员能够用硬件编程思维来编写代码，以及拥有扎实的数字电路功底。
2019-12-05 07:11:001497 
从数字电路中学到的逻辑电路功能，使用硬件描述语言(Verilog/VHDL)描述出来，这需要设计人员能够用硬件编程思维来编写代码，以及拥有扎实的数字电路功底。
2019-12-05 07:10:002977 
本Verilog 硬件描述语言参考手册是根据IEEE 的标准“Verilog 硬件描述语言参考手册1364-1995”编写的。OVI （Open Verilog International） 根据
2021-02-05 16:24:0072 电路“胸有成竹”； 牢记可综合Verilog HDL与电路结构一一对应的关系； 确认电路指标是什么：性能？面积？ 硬件思维方式，代码不再是一行行的代码而是一块一块的硬件模块； 达到以上几点，就可以确保写出行云流水般的高质量代码。 关于代码与硬件电路的对应关系，参见如下图
2021-04-04 11:19:003838 
众所周知，用于FPGA开发的硬件描述语言（HDL）主要有两种：Verilog和VHDL。
2021-06-15 16:12:044293 通过Verilog在SRAM读写程序源代码
2021-06-29 09:26:157 使用Matlab和Verilog实现fibonacci序列包括源代码和testbench(电源技术论坛app)-使用Matlab和Verilog实现fibonacci序列，包括源代码和testbench,适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2021-09-16 14:41:5313 8位串转并并转串verilog代码代码+testbeach文件(新星普德电源技术有限)-8位串转并，并转串verilog代码，代码+testbeach文件，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
2021-09-16 14:55:1311 SystemVerilog是一种 硬件描述和验证语言 （HDVL），它 基于IEEE1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩
2021-10-19 10:58:053892 公众号自取代码MSP430的代码Verilog和VHDL都有，80C51的是Verilog写的，感兴趣的可以下载参考。关注公众号：AriesOpenFPGA回复：MSP430
2021-11-20 15:06:0814 设计工程师需要关心的主要有行覆盖率（Block），条件覆盖率（Expression），翻转覆盖率（Toggle），状态机覆盖率。本文从ASIC设计的角度上来讨论，如何写出高覆盖率的Verilog代码。
2022-05-26 17:30:213633 FPGA各位和数字IC设计岗位面试时常常会问下verilog的一些基本概念，做了下整理，面试时一定用得上！
2022-07-07 09:51:101192 HDLBits 是一组小型电路设计习题集，使用 Verilog/SystemVerilog 硬件描述语言 (HDL) 练习数字硬件设计~
2022-08-31 09:06:591168 写代码是给别人和多年后的自己看的。 关于Verilog代码设计的一些风格和方法之前也写过一些Verilog有什么奇技淫巧？
2022-10-24 15:23:541011 命名规范包括模块命名规范和代码命名规范，代码命名需要有确定的含义，提高代码可读性和可维护性。
2022-11-17 09:54:412784 相对于verilog1995的端口定义，这种定义方式将端口方向，reg或wire类型，端口位宽等信息都整合到了一起，减少了不必要的重复打字和出错几率，也使得代码长度大大缩短，非常紧凑。
2022-12-22 14:33:23561 FPGA 设计的硬件语言Verilog中的参数化有两种关键词：define 和 paramerter,参数化的主要目的是代码易维护、易移植和可读性好。
2022-12-26 09:53:10676 fpga学习，verilog学习，verilog经典学习代码
2023-02-13 09:32:1515 我们将介绍如何使用verilog参数和generate语句来编写可重用的verilog 代码。
与大多数编程语言一样，我们应该尝试使尽可能多的代码可重用。这使我们能够减少未来项目的开发时间
2023-05-11 15:59:21647 本文将从Verilog和边沿检测的基本概念入手，介绍Verilog边沿检测的原理和应用代码示例。
2023-05-12 17:05:562183 
本文主要介绍ROM和RAM实现的verilog代码版本，可以借鉴参考下。
2023-05-16 16:57:42799 上文基2FFT的算法推导及python仿真推导了基2FFT的公式，并通过python做了算法验证，本文使用verilog实现8点基2FFT的代码。
2023-06-02 12:38:57630 
Verilog模块之间的连接是通过模块端口进行的。 为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。 不幸的是，在设计的早期，我们很难把握设计的细节。 而且，一旦模块
2023-06-12 10:05:01661 电子发烧友网站提供《Verilog中Pmod ALS的SPI接口代码.zip》资料免费下载
2023-06-15 09:32:520 关于仿真里的后门访问，之前的文章《三分钟教会你SpinalHDL仿真中的后门读写》中有做过介绍，其针对的都是针对以SpinalHDL中的代码进行的后门访问。今天来看看当封装了Verilog BlackBox时，在SpinalHDL仿真中如何进行后门访问Verilog代码。
2023-07-15 10:22:02460 
注：以R起头的是对编写Verilog代码的IP设计者所做的强制性规定，以G起头的条款是建议采用的规范。每个设计者遵守本规范可锻炼命名规范性。
2023-08-15 16:23:411089 Verilog规范对于一个好的IC设计至关重要。
2023-08-17 10:14:07580 
为什么需要有效电流这个概念
2023-11-24 16:10:27273 
Verilog是一种硬件描述语言（HDL），广泛应用于数字电路设计和硬件验证。在Verilog中，模块是构建电路的基本单元，而模块端口对应方式则用于描述模块之间信号传递的方式。本文将介绍
2024-02-23 10:20:32190
正在加载...
电子发烧友App
工商网监
评论