多FPGA解决航天测控信号的捕获问题的方案

摘 要： 多片FPGA组成的星形系统可解决跳频和直接序列混合扩频（FHDS）卫星测控信号大时延差高动态条件下的快速捕获问题。捕获搜索时采用1“主”+N“副”形式的Multi-FPGA组分时进行多普勒搜索，主FPGA实现捕获控制和快速解跳解扩，其余N片FPGA实现码片以下时间差的精细搜索和相干累积。针对信号体制和捕获性能需求，所有芯片均采用Xilinx公司的基于RAM的XQR4VFX系列。本设计解决了单片宇航级FPGA资源受限条件下复杂捕获问题，具有FPGA配置文件数目少、成本低、功耗低的优点。
 

0 引言

现场可编程门阵列（FPGA）具有可重复编程、开发周期短、运算能力强等特点，与外围电路、ADC芯片以及程序存储器（PROM）等配合能够实现复杂的通信和信号处理功能。随着微电子技术的发展，宇航级FPGA的硬件体系从问世时的1 200门发展到当今的数百万门甚至千万门级，为航天领域实时信号处理问题提供了解决平台[1]。

我国陆基卫星测控网和中继卫星测控均以直接序列扩频测控体制为主，具有抗干扰、测距精度较高、一站对多星测控等优点[2]。跳频和直接序列（FHDS）混合扩频测控信号综合了跳频扩频和直接序列扩频的优点，测控信号抗截获、抗干扰能力得到有效提升。与直扩信号相比，FHDS信号带宽更宽，相应的自相关函数峰也更窄，捕获时间搜索精度要求也随之提高。因此在设计跳扩测控信号接收机时捕获计算复杂度增加，在高等级宇航级芯片来源受控时，单片宇航级芯片单独工作无法保证捕获时间，需要采用多片FPGA设计方案[3]。

1 捕获模型与算法设计

1.1 捕获运算模型

首先分析捕获运算模型，以便划分各FPGA的数字信号处理功能。本地产生的中频跳扩频信号可表示为：

其中A为接收信号功率，τ表示收发信号之间时间差。若收发信机之间相对的径向运动速度为v，则跳频点fi处的多普勒频率满足：

跳扩信号参数设置如表1所示。

捕获运算的运算复杂度主要在于跳扩信号与跳扩信号取共轭后的滑动搜索-相关运算：

1.2 FPGA捕获分工与算法描述

为了解决高处理性能的宇航级FPGA货源不足条件下的捕获，需要设计适用于多片低处理性能FPGA的软件[8]，将相关运算化解为：

捕获模型确定后，对捕获算法进行描述。多普勒并行搜索是分时进行的，每次搜索增加Δv，时域搜索通过多片FPGA并行完成。基于多片FPGA的捕获算法流程设计如下：

(1)将多普勒值和时延范围划分为若干个搜索单元，搜索粒度为：。

(2)主FPGA完成跳频载波剥离。在搜索控制逻辑控制之下，解跳采用双路下变频器交替解跳。下变频器分为M个，每个下变频器负责Nhop/M个跳频点内信号的解跳，解跳总时长均为NhopTh。下变频器解跳输出下抽到2倍码片速率后，每个频点上的解跳结果补零到2L个数据点，L为2的整数次幂。将L个数据点存入FPGA中的RAM，进入步骤(3)。

(3)主FPGA完成码剥离。读取RAM中解跳结果，按照经典的FFT-IFFT码相关算法，进行Nhop次2L点FFT-IFFT运算，取出Nhop组L点相关结果，送入N片副FPGA中保存。

2 多片FPGA解决方案

2.1 硬件架构

Xilinx提供的宇航级芯片V4芯片具有丰富的逻辑资源和布线资源，能够完成乘法、存储、通信任务，其I/O资源也能满足多FPGA之间的通信需求。

基于多片FPGA的测控信号捕获的典型平台如图1所示，捕获硬件结构由模拟数字转换（ADC）、程序存储ROM(PROM)、跳扩码模块、时钟电路以及FPGA芯片组构成。FPGA芯片组采用的是“主从”星形结构，即主FPGA控制副FPGA进行工作，PROM共提供两套FPGA软件分别用于主FPGA和副FPGA。架构中各器件功能简介如下：

(1)双路ADC：将射频下变频到中频的跳扩信号进行模拟-数字转换，送入主FPGA。

(2)时钟单元：产生FPGA工作时钟。