在JPEG2000系统下，视频采集系统是视频采集功能的FPGA(现场可编程门阵列)前端系统，是视频图像处理、应用的前项通道。作为视频采集系统的重要组成部分I2C(Inter Integrated Circuit)总线，早在20世纪80年代由荷兰Philips公司研制开发成功。它是一种简单、双向
2011-01-16 11:50:07
1036 
。AXI4-Lite接口的特性如下： 1) 突发长度为1。 2) 所有访问数据的宽度和数据总线宽度相同。 3) 支持数据总线宽度为32位或64位。 4) 所有的访问相当于AWCACHE和ARCACHE
2020-09-27 11:33:028051 
AXI （Advanced eXtensible Interface） 本是由ARM公司提出的一种总线协议， Xilinx从 6 系列的 FPGA 开始对 AXI 总线提供支持，目前使用 AXI
2020-12-04 12:22:446179 
FPGA+ARM是ZYNQ的特点，那么PL部分怎么和ARM通信呢，依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIO IP，利用PL的资源来扩充GPIO资源。通过这个实验迅速入门开发
2020-12-25 14:07:022957 
Ethernet. 如图，AXI DMA主要包括Memory Map和 Stream两部分接口，前者连接PS子系统，后者则连接带有流接
2020-12-31 09:52:027166 
AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列（流量）。它根据IP的编程和选择的操作模式生成各种类型的AXI事务。是一个比较好用的AXI4协议测试源或者AXI外设的初始化配置接口。
2023-11-23 16:03:45580 
AXI4-Stream跟AXI4的区别在于AXI4-Stream没有ADDR接口，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时，允许无限制的数据突发传输规模
2021-01-08 16:52:32
介绍本文总结了AXI4S接口视频协议，该协议在视频IP中的应用，对于做过BT.1120总线的，这部分学习起来一点问题没有，只不过信号名称稍微修改了一下。1.1 AXI4-Stream 信号接口
2022-11-14 15:15:13
你好，我正在阅读“AXI 1G / 2.5G以太网子系统”的用户指南（版本PG138 2017年4月5日），并在第103页中说明：“因为数据帧的长度可以从1字节到9 Kb不等，并且每帧的控制信息是一
2020-05-25 09:37:36
Controller 的输出（读取通道）连接到 AXI Stream FIFO ，最后处理器通过 AXI4-Lite 接口读取数据。下面显示了设计中的输入路径，其中包含由 XADC 生成的信号和一个
2022-11-04 11:03:18
。 AXI4-Stream：（For high-speed streamingdata.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。 Stream的理解，可以想象一下
2022-10-14 15:31:40
，包含BVALID, BRESP, BREADY信号；（6）系统通道，包含： ACLK， ARESETN信号。AXI4总线和AXI4-Lite总线的信号也有他的命名特点读地址信号都是以AR开头（A
2022-04-08 10:45:31
我正在使用AXI流FIFO将数据流式传输到Rx端，最终也将通过AXI总线从处理器读回。当我尝试读取“base_address + 0x1C”时，系统挂起......以前有人遇到过这种情况吗？在阅读
2019-04-24 12:54:04
我目前正在使用ZCU102板测试Zync Ultrascale + MPSoC。并要求使用APM检查DDR子系统性能。令人惊讶的是，AXI总线QoS没有明显的影响，我开始仔细研究在我的ILA中开发
2020-05-21 14:00:01
IP核均采用AXI总线接口，已经不再支持native接口。故做除法运算的重点从设计算法电路转变成了调用AXI总线IP核以及HDL中有符号数的表示问题，极大降低了开发难度。以下就上述两个方面进行探讨
2018-08-13 09:27:32
内容简介：1、什么是AXI总线？2、AXI总线的作用，相比于FPGA+ARM(外挂)的优劣势？3、AXI Stream和AXI4 lite的协议差别及具体工程中的选择？1.7 复杂SOC系统的搭建及开发（一
2019-05-10 16:22:19
STREAM DEV BOARD
2023-03-29 19:42:39
AXI4-Streamslave接口上TDATA信号的宽度（以字节为单位）。 AXI4-Stream主接口TDATA宽度是此值乘以从属接口数参数。此参数是一个整数，可以在0到（512 /从站接口数）之间变化。设置为0以省略
2020-08-20 14:36:50
你好，大家好。我正在使用EMI14.4和xc6v315t。我正在尝试模拟IP CORE.It的axi4-stream interconnect.I配置ip为6siand 4mi。但是当我用ismI模拟它时发现s_tready很低，有什么问题？
2020-06-18 15:08:59
本文介绍了AMBA3.0AXI的结构和特点，分析了新的AMBA3.0AXI协议相对于AMBA2.0的优点。它将革新未来高性能SOC总线互连技术，其特点使它更加适合未来的高性能、低延迟设计。最后介绍了基于AXI协议的设计实例，探讨了利用IP复用技术和DesginWareIP搭建基于AXI协议的SOC系统。
2023-09-20 08:30:25
ARM处理器中有些总线APB AHB AXI 3 AXI 4，他们的有什么不同，各自作用？
2023-10-24 07:16:36
ASN发送和接收Revere AMU消息包括以下方面：
•数据包格式•流控制方案•传输层规范（基于AXI4STREAM）•AHA的DMA•用于SMMU的流和子流ID。
•Stashing。
•符合PCI Express功能要求（例如：PCI Express总线主启用位（BME）和事务挂起（TP）寄存器）。
2023-08-10 06:59:34
的Stream总线最近做系统总线的定义，模块之间存在着大量的握手交互，在SpinalHDL中这类总线往往继承于SpinalHDL中的Stream。以下面的总线定义为例：先来说说自己为什么这么来定义总线
2023-01-31 16:38:03
io_dataIn 做一拍总线握手延迟即可但现在需要在输出io_dataIn* 之前插入一拍数据先输出。insertHeader在SpinalHDL里，这种类似AXI4的Stream总线可以表述成Stream
2022-07-21 14:31:07
In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4s.pdf》。本案例使用IP核采集一路摄像头视频
2021-05-24 11:12:40
嗨，我已经创建了一个带有IP-Core的硬件设计。但它不能正常工作。对于我提到的调试问题，我创建了一个IP-Core，然后通过AXI Stream。所以我可以检查我的IP-Core是否不起作用
2020-04-14 09:25:10
, WDATA，WSTRB, WREADY信号；（5）写应答通道，包含BVALID, BRESP, BREADY信号；（6）系统通道，包含：ACLK，ARESETN信号。AXI4-Stream总线的组成
2018-01-08 15:44:39
你好，我正在尝试编写相机界面，我的目标是使相机输出与“video_in_to_axi4_stream”IP兼容，基本上我正在缓冲视频输入，并在我生成兼容的视频信号之后。我已经清楚，我必须保持高有效
2019-04-23 06:00:37
VARON是一款AXI性能分析工具。VARON帮助对AXI总线进行性能分析，该总线用于FPGA/ASIC设计的各个阶段，如架构、RTL设计、原型滤波网络等。 VARON捕获AXI总线信号和可视化
2020-11-02 16:54:39
是Vivado中十分常用的自定义IP核，使用AXI接口的IP，能够方便的连接到软核（MicroBlaze）或硬核（Zynq）的总线上，方便软核或硬核对其进行读写操作。本设计的重点是使用FPGA逻辑设计独立
2016-12-16 11:00:37
?id=6243354965053）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boards/fpga/zdyz_dafenqi.html4） 正点原子
2020-10-22 15:16:34
。 AXI握手时序图 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，通过表5-1，我们可以看到这三种AXI接口的特性。 AXI4-Lite： 具有轻量级，结构
2021-01-07 17:11:26
大家好我对7系列家族的XADC向导提出了一个小问题。我设计了我的XADC并且它运行成功，但是因为我想在其后放置一个FIFO内存，我想在XADC中启用AXI4Stream以实现更好的同步。所以我现在
2020-05-20 14:53:11
[]合成了内存），输出端口合成为ap_fifo，这意味着，由于AXi4Lite不支持fifo结构，因此只能使用AXI4Stream接口/总线从输出端口result []读取数据。我也是这个嵌入式总线和接口
2019-02-28 13:47:30
国外的融合技术专家展示了一项基于FPGA的数据采集系统，用于合成孔径成像技术。采用了Xilinx ISE设计软件，支持ARM AMBA AXI4接口。文风犀利，观点新颖，FPGA中使用ARM及AMBA总线中不可多得的资料在赛灵思FPGA中使用ARM及AMBA总线[hide][/hide]
2012-03-01 15:48:17
。 整个系统以FPGA作为核心控制单元并完成视频信号的中值滤波工作;以DSP作为整个系统的核心处理单元对采集的视频图像信息进行JPEG压缩;在视频传输单元设计了以PDIUSBD12芯片为基础的USB总线，负责视频信号的传输。
2019-06-19 06:12:05
为AXI4-Stream视频流。Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg043_v_vid_in_axi4
2021-02-04 20:09:22
将并行视频信号转换为AXI4-Stream视频流。Video In to AXI4-Stream IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录
2023-05-03 22:38:12
AXI总线在FPGA设计中使用越来越频繁，但初学的同学经常会因为对协议的理解不够深入，写出来的代码经常会出现死锁等问题，对FPGA设计与调试带来很多不必要的麻烦。为了解决这个问题，我们可以
2022-10-09 16:08:45
大家好，我正在两个时钟域之间穿过AXI4-Stream，并尝试使用AXI4-Stream时钟转换器核心，使用tkeep端口但是在合成时它被Vivado 2015.2在实例化时删除了！这是综合警告
2020-05-08 08:56:14
我有SP605＆amp; ML506 Xilnx开发板。我想从FPGA驱动CH7301芯片。我正在寻找一些帖子或应用笔记，可以帮助我把这两件事放在一起。我一直在关注核心AXI4-Stream到视频
2020-03-20 09:04:51
`1、在开发zynq工程时遇到多个axi_hp总线读写ddr时，总线锁死。现象就是axi_hp的wready信号一直为低。架构图： 2、应用write1、wrtie2、read1同时并行读写ddr3
2020-04-15 21:57:28
无论我如何尝试，AIVO（视频，Vsync，Hsync，DE）的所有输出在模拟中始终保持为0。我检查了端口连接，并单独模拟VTC和TPG，它们都运行良好。有没有人有经验的AXI4-Stream到视频输出
2019-03-08 10:00:05
1、构建自定义AXI4-Stream FIR滤波器 AMD-Xilinx 的 Vivado 开发工具具有很多方便FPGA开发功能，我最喜欢的功能之一是block design的设计流程
2022-11-07 16:07:43
端程序功能框图图 6 CameraLink模块图 7 硬件连接图 8 测试效果图4.2 SDI视频采集处理Kintex-7 FPGA通过使用Video In to AXI4-Stream IP核，将
2021-11-26 14:44:14
主机）和4条AXI HP通道（均为从机）能够大大提升系统数据交互带宽，使得软硬协同设计变得更为灵活。AXI HP总线是专为大吞吐量数据传输设定的，AXI GP则更多的是为了方便ARM侧对PL（FPGA
2019-11-12 10:23:42
` 1概述用于PL与DDR3交互的AXI HP总线，它的性能到底如何？吞吐量是否能满足我们的应用？必须4个通道同时使用？还是只使用1个通道？时钟频率的高低对AXI HP总线的带宽有什么影响？这些
2019-11-28 10:11:38
eXtensibleInterface）协议是一种面向高性能、高带宽系统设计的总线协议，能够满足各种高速系统的总线互联。AXI协议的主要特点有：●独立的地址、控制和数据接口●支持使用字节选通的不对齐数据的传输
2019-05-06 16:55:32
无论是做SOC设计还是FPGA设计，AXI4总线是经常提及的。关于AXI4总线关于什么是AXI4总线的定义，网络上相关的文章不胜枚举，也是无论是做FPGA还是ASIC都是必须要了解和掌握的知识，这里
2022-08-02 14:28:46
最近做的东西涉及到将原有的DSP+FPGA架构的程序移植到ZYNQ-7系列FPGA上，请问如何将原DSP程序移植到ZYNQ-7的ARM上，可不可以做一个EMIF总线和AXI总线转换的模块呢？
2014-05-12 21:51:09
大家好。我遇到了xilinx视频内核的问题，并试图解决这个问题好几周但都失败了。有人能给我一些关于AXI4-Stream到Video核心的技巧吗？我试图在我的项目中实现Video Scaler核心
2019-11-08 09:53:46
microblaze通过串口读写FPGA内部axi4总线上的寄存器
2020-12-23 06:16:11
我们可以使用AXI-Stream Broadcaster作为AXI开关吗？如果可能，我们需要控制切换哪个信号？我想开发小型应用程序，它涉及广播AXI流数据并将AXI流数据切换到特定的从站。在这个应用程序中，我们只有一个主站和8个从站。我们想在从站之间切换流数据。提前致谢。
2020-05-07 09:42:16
嗨，我正在研究Spartan 6的设计。数据来自PCIe IP核，频率为62.5MHz，通过AXI4-Stream FIFO同步到100 MHz系统时钟。这是一个示例波形;m_axis_tvalid
2019-08-12 07:29:20
我在（XC7Z020CLG400-2）中开发了一个基本的视频处理系统。它包括视频到AXI4-stream ip core，视频定时控制器ip core，Image Enhancement
2020-08-10 08:48:04
目的是利用嵌入在Xilinx FPGA中的MicroBlaze核实现基于AXI总线的双核嵌入式系统设计以及共享实现LED灯的时控.
2012-03-09 14:17:01
91 AMBA AXI 总线学习笔记，非常详细的AXI总线操作说明
2015-11-11 16:49:3311 AXI总线的MicroBlaze双核SoPC系统设计
2017-10-31 08:54:448 1、AXI 总线通道，总线和引脚的介绍 AXI接口具有五个独立的通道： （1）写地址通道（AW）：write address channel （2）写数据通道（ W）： write data
2018-01-05 08:13:479601 
IP核的全称是： AXI4-STREAM FIFO 设置注意事项：一定要选择异步时钟，也就是双时钟，如下： 关于其他配置： TLAST 一般要选择的，作为边界界定。其他可以不选。深度不必太深，因为只起到穿越时钟区域的作用。
2018-03-26 14:40:004916 
，且通常无法在一个时钟周期内完成。因此FPGA实现除法运算并不是一个“/”号可以解决的。 好在此类基本运算均有免费的IP核使用，本人使用的VIVADO 2016.4开发环境提供的divider gen IP核均采用AXI总线接口，已经不再支持native接口。
2018-05-18 01:15:004150 自定义sobel滤波IP核 IP接口遵守AXI Stream协议
2019-08-06 06:04:003573 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI
2020-09-24 09:50:304289 
DMA的总结 ZYNQ中不同应用的DMA 几个常用的 AXI 接口 IP 的功能（上面已经提到）： AXI-DMA：实现从 PS 内存到 PL 高速传输高速通道 AXI-HP----AXI-Stream
2020-10-09 18:05:576391 
和接口的构架 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过
2020-11-02 11:27:513880 
AXI-Stream代码详解 AXI4-Stream跟AXI4的区别在于AXI4-Stream没有ADDR接口，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时，允许无限制的数据
2020-11-05 17:40:362826 
在 AMBA 系列之 AXI 总线协议初探 中，了解到 AXI 总线交互分为 Master / Slave 两端，而且标准的 AXI 总线支持不同的位宽，既然是总线，那么必须要支持总线互联，多 Master，多 Slave的场景
2022-02-08 11:44:0212802 在介绍AXI之前，先简单说一下总线、接口以及协议的含义。总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。
2021-02-04 06:00:1510 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。
2021-03-17 21:40:2925 本文介绍了AMBA 3.0 AXI的结构和特点，分析了新的AMBA 3.0 AXI协议相对于AMBA 2. 0的优点。它将革新未来高性能SOC总线互连技术，其特点使它更加适合未来的高性能、低延迟
2021-04-12 15:47:3928 AXI——Advanced eXtensible Interface，直译过来就是先进的可扩展接口，是由ARM公司提出的，是一种高性能、高带宽、低延迟的片内总线。FPGA工程师会发现其大量运用于FPGA设计中，Vivado中的接口类IP全部都配有AXI接口，可见其重要性。
2022-03-14 14:13:014700 XI4-Stream跟AXI4的区别就是AXI4-Stream去除了地址线，这样就不涉及读写数据的概念了，只有简单的发送与接收说法，减少了延时。由于AXI4-Stream协议（amba4_axi4_stream_v1_0_protocol_spec.pdf）没有时序图，
2022-06-23 10:08:471781 本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完成使用带有HDMI接口的显示器构建图像视频显示的测试工程做准备。
2022-07-03 16:11:056846 AXI4 是一种高性能memory-mapped总线，AXI4-Lite是一只简单的、低通量的memory-mapped 总线，而 AXI4-Stream 可以传输高速数据流。从字面意思去理解
2022-07-04 09:40:145818 关于AXI总线协议的一些简单知识，通过阅读Xilinx的使用指导手册（UG1037），结合正点原子的ZYNQ视频进行梳理总结。
2022-07-15 09:16:292230 AXI (高性能扩展总线接口，Advanced eXtensible Interface)是ARM AMBA 单片机总线系列中的一个协议，是计划用于高性能、高主频的系统设计的。AXI协议是被优化
2022-10-10 09:22:228632 Xilinx vivado下通常的视频流设计，都采用Vid In to axi4 stream --> VDMA write --> MM --> VDMA read -->
2022-10-11 14:26:034556 最近做系统总线的定义，模块之间存在着大量的握手交互，在SpinalHDL中这类总线往往继承于SpinalHDL中的Stream。以下面的总线定义为例。
2022-12-07 21:03:02291 大家好！今日分享一些关于Video In to AXI4-Stream IP 核的知识。在具体学习IP核的过程中，我也将分享一些关于如何看xilinx英文文档的技巧。
2023-05-18 14:55:16966 
在zynq开发过程中，AXI总线经常遇到，每次看到AXI总线相关的信号时都一头雾水，仔细研究一下，将信号分分类，发现其实也不难。
2023-05-25 11:22:54570 
从 FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
2023-06-21 15:21:441729 
本文开源一个FPGA项目：基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式：《DDR3读写测试》，如果在某些项目中，我们需要把DDR挂载到AXI总线上，那就要通过MIG IP核提供的AXI接口来读写DDR。
2023-09-01 16:20:371896 
LogiCORE IP AXI4-Stream FIFO内核允许以内存映射方式访问一个AXI4-Stream接口。该内核可用于与AXI4-Stream IP接口，类似于LogiCORE IP AXI以太网内核，而无需使用完整的DMA解决方案。
2023-09-25 10:55:33497 
LogiCORE JTAG至AXI Master IP核是一个可定制的核，可生成AXIAXI总线可用于处理和驱动系统中FPGA内部的AXI信号。AXI总线接口协议可通过IP定制Vivado
2023-10-16 10:12:42410 
以AXI4为例，有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有关IP核中，经常见到AXI总线接口，AXI总线又分为三种： •AXI-Lite，AXI-Full以及
2023-10-31 15:37:08386 
正在加载...
电子发烧友App
工商网监
评论