加速功能 - FPGA的可编程COTS NIC对NFV软件应用性能的优化

实际上，NFV 基础设施小组规范 (Infrastructure Group Specification)包含一个特殊部分，其描述了对加速功能的需求, 以提升网络性能。此规范描述了处理器组件如何将某些功能转移到网卡 (NIC) 以支持某些加速功能，包括 TCP 分段、互联网协议 (IP)分片、DPI、数百万条目的过滤、加密、性能监控/ 计数、协议互通与OAM 以及其他加速功能。

驱动这种加速的主要引擎是NIC，其配备了物理以太网接口，供服务器连接到网络。如图 1 中所示，当某个数据包通过 10GE、40GE 或100GE 端口到达 NIC 时，根据标签信息（如 IP、MAC 或 VLAN）将数据包放置在虚拟端口 (VP) 或代表特定虚拟机 (VM) 的队列中。随后位于服务器上的合适的虚拟机直接对数据包进行 DMA 访问以进行处理。每个虚拟网络功能 (VNF) 都在不同虚拟机上运行，并且某些网络功能需要使用多个甚至数十个虚拟机。

图 1 – 在数据包到达时，NIC 进入代表特定虚拟机的虚拟端口 (VP)。数据包随后通过 DMA发送到服务器上的合适的虚拟机以进行处理。

OpenFlow 控制硬件加速功能，比如NIC 上的硬件加速功能可以视为是SDN 交换机的扩展。可在多个虚拟机和/ 或内核上通过部署多个VNF来为众多功能处理NFV 性能。这为NFV 带来了两大性能挑战。第一项挑战在于“vSwitch”，这通常是一个软件，用来处理以太网NIC 与虚拟机之间的网络流量。第二项性能挑战在于均衡在多个VM 之间输入的40/100GE 数据。添加IP 分片、TCP分段、加密或其他专用硬件功能时，NFV 软件需要辅助以满足性能需求并降低功耗。理想情况下，其外形应该比较紧凑，以减少存放网络设备所需要的板级空间。

为处理 NFV 挑战和各种网络功能，用于 NFV 和 SDN 的 NIC 卡必须性能极高，而且尽可能灵活。多家芯片厂商都试图成为第一家上市 NFV硬件的厂家，他们已经提议构建针对NIC 卡的平台，它们各自都具有不同程度的可编程性。Intel 目前是主要的 NIC 组件提供商，配有用于加速数据包处理的 DPDK 包。EZchip 提供了运行 Linux 并可用 C 语言编程的 NPS 多线程 CPU。Marvell 为其Xelerated 处理器提供了两个完整的数据层软件套件以用于城域以太网和统一光纤应用接入（Unified Fiber Access Application），这两个套件由运行在NPU 上的应用程序包和运行在主机CPU 上的控制层 API 组成。Cavium已经为其 Octeon 产品系列选择了更通用的软件开发套件。Broadcom、Intel 和 Marvel L2/L3 交换机主要用于搜索和 vSwitch 负载转移。同时，Netronome 的新款 Flow-NIC 配备了能在该公司的专用网络处理器硬件上运行的软件。

尽管所有这些产品都声称是开放式 NFV 方法，但实则不然。所有这些方法都涉及到苛刻并且可以说是限制过多的硬件实现方案，这些实现方案仅具备软件可编程，并且在 SoC 或标准处理器方面再次依赖于苛刻且专有的硬件实现方案。

用于 NFV 性能加速的 ALL PROGRAMMABLE ETHERNITY NIC
要加强可编程性同时还要大幅提高性能，很多公司都在研究一种能将现有 CPU 与 FPGA 结合使用的组合方法。在过去两年中，很多数据中心运营商（尤其是 Microsoft 公司）发布了论文来阐述他们通过混合架构所实现的性能大幅提升。Microsoft 发布的名为“Catapult Project”的白皮书指出，在功耗仅增加了 10% 的情况下，性能提高了 95%。Intel 指出，在数据中心NIC 中将 FPGA 与 CPU 组合所产生的效能是其花费167 亿美元收购第二大FPGA 厂商 Altera 公司的主要原因。

同样，CPU 与 FPGA 组合方法也适用于在虚拟机上运行虚拟联网功能的NFV。在这种方法中，FPGA 用作完全可编程 NIC，经扩展可用来加速在服务器的 CPU/VM 上运行的虚拟网络功能。

但是完全基于 FPGA 的 NIC 卡是 NFV 的理想 COTS 硬件架构。多家 FPGA 固件厂商都可以提供固件，以提高在 FPGA NIC 上运行的 NFV的性能。并且 FPGA 公司最近开发了 C 语言编译器技术（如赛灵思的SDAccelTM 和 SDSoCTM 开发环境）以实现 OpenCLTM 和 C++ 设计输入和编程加速，从而进一步向更多用户推广NFV 设备设计。