基于ARM与神经网络处理器的存储体的数据交换的通信方案

摘要: 基于ARM芯片和FPGA的特点，设计了一种ARM与FPGA人工神经网络处理器之间的通信方案。该方案采用ARM的ZDMA控制器对数据传输进行控制，完成ARM与神经网络处理器的控制寄存器组、分布式存储器、样本存储器等存储体的数据交换。

引言
人工神经网络在很多领域得到了很好的应用，尤其是具有分布存储、并行处理、自学习、自组织以及非线性映射等特点的网络应用更加广泛。嵌入式便携设备也越来越多地得到应用，多数是基于ARM内核及现场可编程门阵列FPGA的嵌入式应用。某人工神经网络的FPGA处理器能够对数据进行运算处理，为了实现集数据通信、操作控制和数据处理于一体的便携式神经网络处理器，需要设计一种基于嵌入式ARM内核及现场可编程门阵列FPGA的主从结构处理系统满足要求。

1 人工神经网络处理器

1.1 人工神经网络模型
人工神经网络是基于模仿大脑功能而建立的一种信息处理系统。它实际上是由大量的、很简单的处理单元(或称神经元)，通过广泛的互相连接而形成的复杂网络系统。最早的神经元模型是MP模型，由输入X、连接权值W和阈值θ、激活函数f和输出O组成,如图1所示。

图1 人工神经元的MP模型

神经元j的输出为:

式中：netj是神经元j的净输入，xi是神经元j的输入，wij是神经元i到神经元j的权值，θj是神经元j的阈值，f()是神经元净输入和输出之间的变换函数，称为激活函数。[1]
后来的各种网络模型基本都由这几个因素构成，例如图2的三层BP神经网络模型。

 

图2 三层BP神经网络模型

三层BP网络的标准学习算法如下[2],当网络输出与期望输出不等时，存在输出误差E，定义如下:

进一步展开，是各层权值wij(隐层到输出层)、vij（输入层到隐层）的函数:

要使误差不断减小，需对权值进行处理，最终的权值调整的公式为：

三层前馈神经网络的BP学习算法的向量形式如下，对于输出层：

容易看出，各层权值调整公式均由3个因素决定，即学习率η、本层输出的误差信号δ以及本层出入信号Y(或X)。其中，输出层误差信号与网络的期望输出与实际输出之差有关，直接反映了输出误差，而各隐层的误差信号与前面各层的误差信号都有关，是从输出层开始逐层反传过来的。

神经网络的训练学习的过程就是通过不断地调整各个节点的权值，使输出误差达到最小，最终获得稳定可靠的权值，实现网络的预定功能。

1.2 人工神经网络的FPGA实现
算法公式实际隐含着各种运算过程，乘累加计算、激活函数及其导数的计算和逻辑运算是3种必不可少的运算，因此FPGA的实现主要是各种运算器的设计和连接。处理器要处理各种类型的数据，样本数据X（训练样本、实际样本），网络参数（学习速率η、每层神经元个数n等）和权值W是必不可少的。网络参数和初始权值用来对网络初始化,训练样本用来训练网络学习,最后在网络应用阶段对实际样本进行处理。

图3 神经网络的运算模块和数据存储结构图