设置简单系统与流分割、合并 - xilinx Vivado HLS工作方式的优势与案例

设置简单系统

协议处理一般情况下属于状态事务。必须先顺序读取在多个时钟周期内进入总线的数据包字，然后根据数据包的某些字段决定进一步操作。通常应对这种处理的方法是使用状态机，对数据包进行迭代运算，完成必要的处理。例3是一种简单的状态机，用于根据上一级的输入丢弃或转发数据包。该函数接收三个参数：一个是通过“inData”流接收到的输入分组数据；一个是通过“validBuffer”流显示数据包是否有效的1位旗标；第三个是称为“outData”的输出分组数据流。注意Vivado HLS函数中的参数是按引用传递的。这在使用较为复杂的Vivado HLS流的时候是必要的。ap_uint等较为简单的数据类型则可按值传递。

第2行中的流水线编译指令指示Vivado HLS将该函数流水线化，让初始化间隔为1（II=1），即每个时钟周期处理一个新的输入数据字。Vivado HLS负责核验设计，并确定需要在设计中引入多少个流水线级来满足调度限制要求。

例3：使用Vivado HLS的有限状态机
1 void dropper(stream&inData,
stream>&validBuffer,
stream&outData) {
2 #pragma HLS pipeline II=1 enable_flush
3
4 static enumdState {D_IDLE = 0, D_STREAM, D_
DROP} dropState;
5 axiWordcurrWord = {0, 0, 0, 0};
6
7 switch(dropState) {
8 case D_IDLE:
9 if (!validBuffer.empty() && !inData.empty()) {
10 ap_uint<1> valid = validBuffer.read();
11 inData.read(currWord);
12 if (valid) {
13 outData.write(currWord);
14 dropState = D_STREAM;
15 }
16 }
17 else
18 dropState = D_DROP;
19 break;
20 case D_STREAM:
21 if (!inData.empty()) {
22 inData.read(currWord);
23 outData.write(currWord);
24 if (currWord.last)
25 dropState = D_IDLE;
26 }
27 break;
28 case D_DROP:
29 if (!inData.empty()) {
30 inData.read(currWord);
31 if (currWord.last)
32 dropState = D_IDLE;
33 }
34 break;
35 }
36 }

第4行用于声明一个静态枚举变量，用于表达该FSM中的状态。使用枚举与否可以选择，不过能让代码更容易阅读，因为可以给状态适当地命名。不过使用任何整数或ap_unit变量也能得到与之类似的结果。第5行用于声明一个“axiWord”类型的变量，用于存储准备从输入中读取的分组数据。

第7行中的开关语句用于表达实际的状态机。建议使用开关，但非强制要求。使用if-else决策树也能执行同样的功能。开关语句能够让Vivado HLS工具更高效地枚举所有状态，并优化得到的状态机RTL代码。

执行从D_IDLE状态开始，此时FSM从第10行和第11行的两个输入流读取。这两行分别代表两种流对象读取方法。这两种方法均从设定的流读取，然后将结果存储到给定变量中。这种方法采取阻塞式读取，意味着如果该方法调用无法顺序执行，就会暂停执行该函数调用中的其余代码。在试图读取空流的时候会发生这种情况。

流分割和合并

在协议处理中，根据协议栈特定字段转发数据包给不同模块，然后在发送前将不同的流重新组合，是一项关键功能。Vivado HLS允许使用高级架构来推动这一转发过程，具体如例4中所示的流合并。

例4：简单的流合并情况
1 void merge(streaminData[NUM_MERGE_
STREAMS], stream&outData) {
2 #pragma HLS INLINE off
3 #pragma HLS pipeline II=1 enable_flush
4
5 static enummState{M_IDLE = 0, M_STREAM}
mergeState;
6 static ap_uint
rrCtr = 0;
7 static ap_uint
streamSource = 0;
8 axiWordinputWord = {0, 0, 0, 0};
9
10 switch(mergeState) {
11 case M_IDLE:
12 boolstreamEmpty[NUM_MERGE_STREAMS];
13 #pragma HLS ARRAY_PARTITION variable=stream-
Empty complete
14 for (uint8_t i=0;i
searchAddress);
9 };

这个类也包括四种在这个表上运算方法（其中一个是构造器）。其中的一个，即比较法，用于实现真正的查找功能。本例通过提供IP地址来返回相应的MAC地址。处理的方法是使用“for”循环查找表中的每一条记录，搜索有相同IP地址的有效记录。然后完整地返回这条记录。如果没有找到，就返回无效记录。为让设计实现II=1的目标，必须完全展开这个循环。

例8：用于CAM类的比较法
1 arpTableEntry cam::compare(ap_uint<32>searchAddress)
{
2 for (uint8_t i=0;ifilterEntries[i].valid == 1 &&
searchAddress == this->filterEntries[i].ipAddress)
4 return this->filterEntries[i];
5 }
6 arpTableEntry temp = {0, 0, 0};
7 return temp;
8 }

上述经验和示例明确说明，用户可以使用Vivado HLS充分发挥高级编程结构的作用，用类似软件的方法描述包处理系统。采用RTL是难以实现的。

10GBps速率下的协议处理

与传统RTL相比，Vivado HLS可使用C/C++在FPGA上迅速方便地实现协议处理设计，充分发挥高级语言带来的效率提升优势。另外还具有下列优点：使用C函数轻松完成系统构建；数据通过流交换，提供类似FIFO的标准化接口；灵活的流控制和HLS编译指令，便于使用该工具实现需要的架构。借助这些功能，用户无需重写源代码就能够迅速判研多种不同设计方案的利弊。

出于解释这类设计的基本概念的目的，上文讨论了一种能够应答ping和ARP请求，解析IP地址查询的简单ARP服务器。结果证明用Vivado HLS设计的模块能够以10Gbp乃至更高的线速完成协议处理。