数模转换器 - 教你如何为Xilinx设计创建创建自定义XBD文件

现在我们已经了解XBD文件中所列首个器件DAC的一个细节，下面我们来了解一下如何写入固件。在开发器件驱动程序时，我们应认真研究数据手册和时序示意图。时序示意图如图2所示。

 

器件数据手册说明了用户必须阅读时序示意图并生成控制信号。时序信息t0-t11完全遵照Analog Devices提供的数据手册（AD7841）。第一步要设置信号方向为出口，然后通过写入1到相应地址将其拉高。例如，将方向LDACN信号设为出口，然后通过以下语句将其拉高：

 

信号之间的延迟可用“for”循环，也可选择“NOP”指令来实现。每个信号的序列和建立-保持时序也同样重要，这些规范均在器件数据手册中予以提供。这里，当处理器运行频率为200 MHz时，每个增量相当于5纳秒。

借助赛灵思EMCIP核与XBD文件，存储器的接口连接和控制变得轻松简便。我们在器件数据手册中找到了时序约束，并将其列在XBD文件中。

通信与SRAM接口
我们将使用赛灵思的XIL UART IP将RS232和RS422驱动程序IC与Virtex-5 FPGA实现接口相连。我们针对RS422和RS232通信分别选择了MAX3079和MAX3237这两款Maxim器件。我们通过GPIO IP核来生成RS422 IC的控制信号。

就存储器而言，我们选择赛普拉斯的静态RAM，即CY7C1061BV33器件，从而利用赛灵思外部存储器控制器IP核（XIL_EMC）将其连接到FPGA。借助该IP核和XBD文件，存储器的接口连接和控制变得轻松简便。我们在器件数据手册中找到了时序约束，并将其列在XBD文件中。由于赛灵思IP核足以处理该存储器，因而无需使用单独的器件驱动器。

ADC接口
在该设计中，将ADC与FPGA进行接口相连是一个难题，因为来自不同传感器的所有输入模拟信号都在±10V范围之内。为了满足实例板的功能要求，我们选用了Analog Devices的AD7891-1。该ADC具有8个通道和一个12位数据总线，并提供可选的串行和并行接口。在该设计中，经实践证明并行接口是更好的选择。

该器件工作在5V输入上，由于FPGA I/O电压为3.3V，因此我们的设计需要可实现与FPGA接口相连的收发器。接下来我们将会把此收发器作为缓冲器。收发器在一侧连接到FPGA，而在另一侧则连接到ADC。FPGA可处理缓冲器的控制信号。我们需要认真处理器件的方向引脚和输出启用引脚，以便控制FPGA到ADC的数据流，反之亦然。可将器件控制信号归组为5位寄存器。

器件的转换端（EOCN）应在自定义XBD文件中分开列出，因为这是一个非常重要的信号。EOCN表明转换已经完成且新数据可用于FPGA进行处理。

缓冲器接口
在本设计中，我们选择了德州仪器的SN74ALVC164245电平位移收发器作为缓冲器。其是一款16位非反相总线收发器，拥有2个单独的端口及供电轨。可将器件的端口B与5V ADC连接，而端口A则与3.3V FPGA连接。该配置支持从5V到3.3V的信号转换，反之亦然。

方向引脚设为低，将端口B的数据传输至端口A。若设为高，则情况正好相反，端口A的数据将被传输到端口B。要读取ADC的数据，需要将输出使能（OEN）和方向（DIR）引脚设为低。在写入操作中，FPGA将向ADC发送指令，且方向引脚为高而输出启用引脚为低。在我们的实例设计中，我们将缓冲器的输出启用引脚进行拉高，从而避免了总线冲突。我们在该设计中使用了两个缓冲器和两个ADC。

图3为并行接口模式的时序示意图，我们用它来生成控制信号。从t0到t11的信号时序通过Analog Devices的器件数据手册引用。

 

您可用Notepad或WordPad等任何编辑程序创建或修改该文件。您必须将此文件保存扩展名为.xbd的格式文件。完成后，文件必须保存到特定的路径下，当创建新项目时，对EDK工具直接可见。启动新项目时，应为定制开发板选择该文件。

例如，假设开发一个名为“customboard”的开发板，该开发板对EDK工具可见，您应当遵循特定的目录结构要求。这是很重要的一步。我们的实例“customboard_RevX_vX_X_0.xbd”一旦创建后，必须保存到以下目录下：

示例路径：