1. 背景 这篇文章主要介绍了DDR3IP核的写实现。 2. 写命令和数据总线介绍 DDR3 SDRAM控制器IP核主要预留了两组总线，一组可以直接绑定到DDR3 SDRAM芯片端口，一组是留给
2020-12-31 11:17:02
5068 
生成DDR2 IP核，设置的输入是50Mhz，输出是166.667Mhz，half-rate模式。但是在使用时，只有输入小于25Mhz的时钟才有数，输入50Mhz不行。这是为什么？可能有哪方面的问题？
2017-10-08 13:48:58
生成DDR2 IP核，设置的输入是50Mhz，输出是166.667Mhz，half-rate模式。但是在使用时，只有输入小于25Mhz的时钟才有数，输入50Mhz不行。这是为什么？可能因为哪些问题造成的？
2017-10-08 13:53:43
在quartus2中创建了一个DDR2 控制器的ip核 ，但是在选择 DDR型号的时候，找不到我要用的DDR芯片信号 怎么办？选择了一个DDR芯片将它的行列bits数改了之后 发现 内存大小又不对 。求解答
2017-09-19 14:50:23
本贴资料整理于《例说FPGA 可直接用于工程项目的第一手经验》1.1功能概述：对FPGA提供的DDR2控制器IP核模块进行读写操作。每1.78秒执行一次写入和读出操作。先从0地址开始遍历写256
2017-02-15 20:31:49
我在XPS中进行硬件设计时添加了DDR2 ip内核，因为代码很大而导致内存错误。但在未来的计划中，我遇到了布局错误。我已将ddr2包装器的ucf文件复制粘贴到system.ucf文件中以消除一些错误
2020-06-18 10:36:34
本次设计中CPU的封装为BGA844-SOC-Y，DDR2的封装为FBGA84，DDR2的控制总线采用星形连接，使用的PCB软件为AltiumDesigner10
2019-07-30 06:29:28
DDR2设计原理 DDR2 designBasic knowledge? Source Sync Bus Analysis? On-Die Terminations (ODT)? Slew Rate
2009-11-19 09:59:04
为任意或所有DDR3 SDRAM器件提供单独的终端阻抗控制，提高了存储器通道的信号完整性。图2：DDR3存储器控制器IP核框图DDR3存储器控制器应支持广泛的存储器速率和配置，以满足各种应用需求。例如
2019-05-24 05:00:34
实现特权同学的例程 特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试 时，进行IP核配置时，进入下一步配置参数时，变成黑屏重装软件也不行
2018-01-24 08:23:17
实现特权同学的例程 特权FPGA VIP视频图像开发套件例程详解2——DDR2控制器读写测试 时，进行IP核配置时，进入下一步配置参数时，变成黑屏重装了软件也不行，到这个页面还是黑屏，软件版本是13.0
2019-05-17 06:35:42
你好任何人都可以指导我，Xilinx ISE中的DDR控制器是否有任何IP实现。如果没有如何实现DDR控制器以上来自于谷歌翻译以下为原文Hi can any one guide me
2019-02-27 12:13:51
有人用Xilinx ISE的mig生成ddr2，然后进行调试的吗？如果选择了内含pll，顶层时钟怎么连接
2014-09-15 19:14:41
在DDR2 MIG的使用时，想把DDR2封装成一个FIFO使用，但是有些问题不是太明白。在MIG的User Interface接口中，提供给控制器的数据是上升沿和下降沿的拼接，一个周期提供两个数据到
2015-03-29 18:41:43
我用的是CYCLONEIII的芯片，定制DDR2 IP核，之后直接用SINALTAP进行信号抓取，发现无法读写的原因是local_init_done 一直为低，就像XILINX里
2013-04-27 09:46:54
本帖最后由 dybttkl 于 2015-11-1 13:26 编辑
用的cycloneiii 里面的ddr2 ip核。感觉网上的资料很少，仿真的倒很多，但是真正到用户接口那段时序的解释却一个也没有。为何没人写个教程
2015-11-01 13:24:54
CoreLink DDR2动态存储器控制器(DMC-341)技术参考手册
2023-08-02 15:28:28
本项目使用的是cycloneIII的芯片，利用IP核生成了一个DDR2的控制器，但是再分配引脚的时候产生了如下问题，如Error: The assigned location PIN U21
2012-06-19 10:26:30
本次发布 Gowin DDR2 Memory Interface IP 参考设计及 IP CoreGenerator 支持调用 Gowin DDR2 Memory Interface IP
2022-10-08 07:25:25
Gowin DDR2 Memory Interface IP用户指南主要内容包括 IP 的结构与功能描述、端口说明、时序说明、配置调用、参考设计等。主要用于帮助用户快速了解 Gowin DDR2 Memory Interface IP 的产品特性、特点及使用方法。
2022-10-08 07:08:19
我试图在XC3S4000-4FG900中为MT8HTF12864HY-667存储器生成两个DDR2控制器。在MIG 3.0中创建设计时，我保留了引脚，以便控制器使用单独的引脚。我更新了设计和引脚排列
2019-05-10 14:28:50
关于UG086.pdf，在生成DDR2 IP控制器（添加调试功能）之后，我得到了一个example_design文件，并运行create_ise.bat.i得到了一个测试项目。使用ISE开放测试项目
2020-07-08 13:33:01
请教各位大神，小弟刚学FPGA，现在在用spartan-3E的板子，想用上面的DDR SDRAM进行简单的读写，用MIG生成DDR核之后出现了很多引脚，看了一些资料也不是很清楚，不知道怎么使用生成的这个IP核控制器来进行读写，希望大神们稍作指点
2013-06-20 20:43:56
quartus ii 调用DDR2 IP核时无法生成 （ 已经完成破解获得ddr2的license）
2017-02-07 17:29:25
本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。Altera DDR2控制器使用IP的方式实现，一般很少自己写控制器代码。ddr
2020-02-25 18:33:00
本文介绍一款USB OTG IP核的设计与实现，该设备控制器可作为IP核用于SoC系统中，完成与主机控制器的通信，并能与普通的USB从设备进行通信。
2021-04-29 06:47:00
嗨，我使用MIG 2.1构建了两个DDR2 SDRAM控制器来进行Ping Pong缓冲。该设备是virtex4FX60FF1152和ISEver是10.1。当它在设备上运行时，控制器
2020-06-02 16:58:51
的DDR2控制器IP核模块进行读写操作。每1.78秒执行一次DDR2的写入和读出操作。先是从0地址开始遍历写256*64bits数据到DDR2的地址0-1023中；在执行完写入后，执行一次相同地址的读
2016-10-08 17:05:55
`例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 如图
2016-10-27 16:36:58
`例说FPGA连载42：DDR控制器集成与读写测试之DDR2 IP核接口时序特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 用户逻辑
2016-11-03 17:43:53
。● ddr2_controller.v二级子模块也是一个软核IP，实现DDR2的时序控制功能，并且通过一个简单的Avalon接口实现DDR2和FPGA逻辑之间的读写数据传输。其实该模块下还有多个子模块，但由于只是一个IP核，内部代码不
2016-11-08 18:18:29
调用了DDR2控制器完整的ip核， 加了一个 黑金给的仿真模型（因为板子上的DDR2 就是这个），仿真的时候一直收不到local_init_done 拉高的信号，所以后面给的命令也没有实现，但是
2017-09-21 11:20:41
用 quartus 生成一个ddr2的ip核，选择了生成仿真模型，但生成不了，文件目录下没有example.v，只有一个对应 的sdc文件 。 另外生成报告里还有 一个warning ，，求指导
2017-09-07 11:48:09
最近在学习DDR2 ip核现在初步实现了 数据的读写，欢迎做过和正在学习的伙伴们进来探讨探讨。 最近在看《例说fpga》这本书时，遇到一个问题 是关于 用户接口 local_burstbegin
2017-09-25 21:40:53
本帖最后由 elecfans跑堂 于 2015-9-14 09:21 编辑
最近在做FPGA板子用了两片16位的FPGA，在MIG中发现ODT 和CK CS等信号需要分别连接到FPGA。如下图，是我在MIG中设置的问题吗？还是xilinx DDR2 MIG就要求这么做？
2015-09-13 14:21:32
各位大侠好，帮忙看下我的问题： 尝试用Quartus II生成DDR2的IP核，调用"MegaWizard Plug-in Manager"，然而无法生成DDR2的IP核，不知
2016-04-27 09:37:35
小弟最近使用DDR2的IP核的时候，发现在新建完成的时候有个警告：ddr2_pht.v exit but should have been created by IPToolbench。正是这个警告
2017-03-09 22:50:15
这是我自己写ddr2控制器的写操作，但为什么写的地址不按顺序写，有谁做过吗？
2017-03-20 16:36:20
我可以使用mig生成ddr控制器（xc6vlx130t）吗？mig向导只支持ddr2和ddr3！
2020-06-12 07:32:48
来自DDR 2控制器的init_done信号它会如预期的那样高。如果我尝试将信息写入DDR，我可以看到DDR控制信号变为活动状态。当我尝试读取DDR2时，它总是返回零，我没有看到DDR信号的任何活动。如果
2018-09-30 11:07:28
基于Xilinx FPGA的DDR2 SDRAM存储器接口
2012-08-20 18:55:15
Cyclone III系列型号为EP3C16F484C6N的FPGA作为控制器，以Micron公司生产的型号为MT47H16M16BG-5E(16M×16bit)的DDR2 SDRAM为存储器。用一个IP核完成
2011-05-03 11:31:09
是基于Xilinx MIG IP核设计的。用户首先需要在MIG IP核配置页面对DDR3芯片型号、总线位宽、速度等级、引脚分配等参数进行设置。设置完成后即可得到DDR3控制器接口解决方案，Xilinx
2018-08-02 09:34:58
此提供了新的解决方案。IP核(IP Core)是具有特定电路功能的硬件描述语言程序，可较方便地进行修改和定制，以提高设计效率[3]。本文研究了基于FPGA的数据采集控制器IP 核的设计方案和实现方法，该IP核既可以应用在独立IC芯片上，还可作为合成系统的子模块直接调用，实现IP核的复用。
2019-07-09 07:23:09
Xilinx公司发布的SP6,V6系列的FPGA中的DDR2的IP核是一大改变。它由原来的软核变为了硬核，此举让开发DDR2变的简单，因为不需要太多的时序调试，当然也带来了麻烦，这是因为当DDR2
2015-03-16 20:21:26
你好使用Xilinx的任何一个端口MIG DDR2 SDRAM控制器都是我遇到了问题我有vhdl顶级系统，其中我实例化ddr2控制器我的ddr2包装器与testcase一起工作正常（由MIG提供
2019-08-19 10:47:06
嗨，我们从xilnx购买了ML555板。我们想验证该板上的ddr2控制器。我们已经加载了CD中提供的ddr2控制器的位图文件。我们没有观察到为阅读文件中提到的比较逻辑有效的数据提供的任何LED切换。如用户指南中所述，正确生成时钟。让我们知道这种行为的原因。问候--sampath
2019-08-19 09:35:52
Xilinx 官方提供的技术参数来实现对 IP 核的写控制。写命令和写数据总线介绍DDR3 SDRAM控制器IP
2022-02-08 07:08:01
的工作时钟频率。然而，设计至DDR3的接口也变得更具挑战性。在FPGA中实现高速、高效率的DDR3控制器是一项艰巨的任务。直到最近，只有少数高端（昂贵）的FPGA有支持与高速的DDR3存储器可靠接口的块
2019-08-09 07:42:01
嗨，我即将使用Virtex-4QV设备（XQR4VFX140）开始一个新项目。虽然我对使用DDR2 / DDR3 SDRAM的Xilinx MIG有一些经验，但我发现MIG IP不支持VIRTEX-4QV器件。那可能是另类？如何将DDR2 SDRAM与此FPGA连接？弥敦道
2020-04-02 06:08:46
DDR2控制和FPGA实现
2015-07-21 19:28:14
1、建立工程，2、调用DDR2 ip核。3、设置参数，选择如上图。其余保持默认。生成IP4、选择ddr2_phy_ddr_timing.sdc、ddr2
2014-11-01 20:50:15
我们知道ddr2有速度等级和存储量大小之分。在用altera FPGA设计的时候调用IP核到底该怎样选择ddr2呢？比如说640*480*8bit@60hz的视频信号，该选择什么ddr2呢？怎么计算
2018-01-31 11:00:13
本文介绍的在电能质量监测系统中信号采集模块控制器的 IP核，是采用硬件描述语言来实现的。
2021-04-08 06:33:16
FPGA与DDR2存储器接口DDR2控制器的设计原理是什么？DDR2控制器的应用有哪些？
2021-04-30 06:28:13
×16bit）的DDR2 SDRAM为存储器。用一个IP核完成对4片DDR2的控制（带宽为64bit），且DDR2的最高速率可达200MHz，以此完成对数据的高速大容量存储。由于采用一个DDR2的IP核进行控制
2019-05-31 05:00:05
DDR2 SDRAM控制器的设计与实现
本文介绍了&&," -&,+. 的基本特征!并给出了一种&&," -&,+. 控制器的设计方法!详述了其基本结构和设计思想!并使用+JC:8B 公
2010-02-09 14:57:51
64 在高速、大容量存储的系统设计中，DDR2 SDRAM为设计者提供了高性价比解决方案。在FPGA中实现DDR2 SDRAM控制器，降低了系统功耗并节省空间， 缩短开发周期，降低系统开发成本
2010-12-13 17:10:3549 DDR2,DDR2是什么意思
DDR2（Double Data Rate 2） SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内
2010-03-24 16:06:361381 MAX17000A脉宽调制(PWM)控制器为笔记本电脑的DDR、DDR2、DDR3存储器提供完整的电源方案。该器件集成了一路降压控制器、一路可
2010-11-25 09:26:24682 
使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，
2013-01-08 18:15:50237 基于Xilinx的DDR2 SDRAM存储控制器的用户接口设计与仿真，本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速
2013-01-10 14:12:452990 带自测功能的DDR2控制器设计，感兴趣的可以看看。
2016-01-04 15:23:320 Xilinx FPGA工程例子源码：DDR2 Controller
2016-06-07 11:44:1424 Xilinx FPGA工程例子源码：Xilinx DDR2存储器接口调试代码
2016-06-07 14:54:5727 DDR2(Double Data Rate2)SDRAM是由JEDEC(电子设备工程联合委员会)制定的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同：虽然采用时钟的上升／下降沿同时传输
2017-11-25 01:41:013855 
本文档介绍了在tms320c6474数字信号处理器的DDR2内存控制器（DSPs）。
2018-04-16 16:16:048 本文档介绍了DDR2内存控制器在tms320dm646x数字媒体片上系统（dmsoc）的DDR2内存控制器。
DDR2内存控制器是用来与jesd79d-2a标准兼容的DDR2 SDRAM接口
2018-04-18 10:45:104 DDR对于做项目来说，是必不可少的。一般用于数据缓存和平滑带宽。今天介绍下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 开发工具：Vivado
2020-11-26 15:02:117386 
本文首先分析了DDR SDRAM的基本特征，并提出了相应的解决方案详细介绍了基于J EDEC DDR SDRAM规范的DDR SDRAM控制器设计方案。该控制器采用Verilog HDL硬件描述语言实现，并集成到高性能SoC中。
2021-03-28 10:57:2418 ，以及对应的波形图和 Verilog HDL 实现。我们调取的 DDR3 SDRAM 控制器给用户端预留了接口，我们可以通过这些预留的接口总线实现对该 IP 核的控制，本章节将会讲解如何根据 Xilinx 官方提供的技术参数来实现对 IP 核的写控制。写命令和写数据总线介绍DDR3 SDRAM控制器I
2021-12-04 19:21:054 电子发烧友网站提供《完整的DDR、DDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
2024-03-13 10:16:450 电子发烧友网站提供《完整的DDR2、DDR3和DDR3L内存电源解决方案同步降压控制器TPS51216数据表.pdf》资料免费下载
2024-03-13 13:58:120
正在加载...
电子发烧友App
工商网监
评论