- 基于FPGA和AVR单片机的自动调谐系的设计

仿真中的时序是按照单片机的时序，从仿真结果中看出FPGA与单片机能按预定时序交换数据。图4所示为通信模块中部分信号的功能仿真结果。

4．3．2 键盘扫描及显示

(1)键盘扫描
在键盘中按键数量较多时，为了减少I／O口的占用，通常将按键排列成矩阵形式，矩阵式键盘扫描及显示都采用单片机来完成，这是因为单片机可以极方便的对矩阵式键盘进行扫描控制。如果使用键盘显示专用芯片，那将使控制变得更加简单。但是，即使采用矩阵式键盘，扫描时仍然要占用大量的1／O资源，这对于I／O资源很有限的单片机来说，将会使编程变得很困难。对于本调谐系统来说，单片机需要完成于上位机的通信、元件数据采集、数据存储等多项工作，I／O资源已经很紧张。因此，本系统用FPGA进行键盘扫描及显示。一方面可以充分利用FPGAI／O资源丰富的优势，另一方面FPGA的稳定性也能保证输入显示工作的准确无误。

(2)数码管显示
本模块中的显示采用动态扫描显示。显示位码与寄存器acc中的数具有一一对应关系，对应关系由状态扫描信号k来连接。信号k有5个状态，对应5位显示位码。显示部分的最后是7段译码，本系统只需显示数据，因此只对1O个数字进行译码。

4．3．3 测频模块
为了保证测试的精度，一般对低频信号采用测周期法，对高频信号采用测频法。本调谐系统所需测量的频率范围是：3．9MHz一26．1MHz，适合用测频法，而且误差不大。

根据系统的要求，测频计需要对单位时间内的信号脉冲进行计数，从而测量出信号的频率。首先要产生一个计数允许信号，即时基信号，时基信号的宽度为单位时间，例如1s或lOOms。在时基信号有效的时间内对被测信号计数，即为信号频率。测量过程结束，需要锁存计数值或留出一段时间显示测量值，下一次测量前，应该对计数器清零。如图5所示：

测频计由控制器、分频器、计数器、锁存器4部分组成。控制器发出相应的控制信号，完成计数值的锁存和计数器的清零。分频器将标频信号分成一系列较低频率信号，其中一个作为测量的时基信号，该系统的分频器由专门的分频模块完成。计数器的作用是对一个时基信号中的被测信号脉冲数进行计数，计数结果即为被测频率对所选用时基的相对值。锁存器用来锁存计数结果，以便其它模块调用。

为了便于处理，系统采用频率为1Hz的信号作为时基信号。图6为测频计工作时的时序。其中testf为被测信号，clock_ls为时基信号，enable为计数使能信号，为高时有效，lock为锁存信号，脉冲上升沿工作，clear为清零信号，为低时清零。

 

计数使能信号enable是时基信号的二分频信号，在enable为高的半个周期里，刚好可以计完一个时基信号周期。lock信号是enable信号的取反，在上升沿将恰好计完的计数值锁存。Clear信号是在clock_ ls信号和enable信号同时为低时置低，其它情况都为高。

通过功能仿真发现，当被测信号换频时，会出现一个小于被测频率的计数值，2个周期后计数值正常显示，这与实际情况完全相同。这是因为在换频时，计数使能信号已经有效，这就会少计数一段时间，导致计数值小于实际值。当正常计数后，计数值会因为小数问题有微小的波动，但很快趋于正常。见图7

4．3．4 电机控制
通过单片机采集的调谐元件实际位置，与EEPROM中保存的此调谐元件的最佳工作位置(理论值)相比较。如果不等，按其差值的大小和极性来控制步进电机的转速和方向，直至二者的差值为零，即可达到调谐的目的。此模块就是理论值和实际值相比较，输出值用于控制电机的正、反转及转速的快慢。当位置预置值大于实际位置值，控制电机正／反转单元将发出指令控制电机正转；当位置预置值小于实际位置值，控制电机正／反转单元控制电机反转；当位置预置值等于实际位置值，执行电机不转；该模块还可控制电机的转速，理论值和实际值最高8位不等时，这表明两者差值较大，控制电机以最快速度转动；当最高8位相等而次高4位(D4一D7)不等时，控制电机以次快速度转动；当高l2位相等而D2一D3不等时，控制电机以较慢速度转动；当最低2位(DO—D1)不等时，控制电机以最慢速度转动。这样设计可以使每次换频时的调谐时间基本一致，而且保证了自动调谐的精度。